由于永磁無刷直流電機既具備交流電機結構簡單、運行可靠、維護方便等一系列優點,又兼有普通有刷直流電機調速特性好、運行效率高的優點,因此它在當今國民經濟各個領域得到了越來越廣泛的應用。本文對基于DSP的無刷直流電機控制系統進行了設計和研究。 本論文首先回顧了無刷直流電機的產生、發展歷程,介紹了目前的熱點研究方向和最新研究成果。 第二章對無刷直流電機的組成環節、結構、工作原理、運行特性進行了分析,并且建立了無刷直流電機的數學模型,對其控制方法進行了討論。同時,DSP控制器由于其高速的處理能力和豐富的片上資源,已經廣泛的應用于電機控制領域。 第三章介紹了TI的高性能DSP芯片 TMS320LF2407A的結構和性能,提出了基于 TMS320LF2407A 的 BLDCM 的控制方案,并且對系統的相關環節進行了討論和分析。 第四、五兩章分別完成了硬件和軟件的設計。此系統是基于PWM技術和PID算法的雙閉環控制系統。硬件電路包括了控制電路、主電路、檢測電路、保護電路幾個部分;軟件采用模塊化的編程思想,編制了各程序模塊的控制流程圖,并論述了其實現方面的若干問題。 第六章給出了系統的仿真實驗結果及分析。 第七章對全文內容進行了總結,并對無刷直流電機控制系統提出了展望。
上傳時間: 2013-04-24
上傳用戶:xiaoxiang
一本很好的匯編語言教程,跟大家一起分享 課程介紹 第1章 預備知識 1.1 匯編語言的由來及其特點 1 機器語言 2 匯編語言 3 匯編程序 4 匯編語言的主要特點 5 匯編語言的使用領域 1.2 數據的表示和類型 1 數值數據的表示 2 非數值數據的表示 3 基本的數據類型 1.3 習題 第2章 CPU資源和存儲器 2.1 寄存器組 1 寄存器組 2 通用寄存器的作用 3 專用寄存器的作用 2.2 存儲器的管理模式 1 16位微機的內存管理模式 2 32位微機的內存管理模式 2.3 習題 第3章 操作數的尋址方式 3.1 立即尋址方式 3.2 寄存器尋址方式 3.3 直接尋址方式 3.4 寄存器間接尋址方式 3.5 寄存器相對尋址方式 3.6 基址加變址尋址方式 3.7 相對基址加變址尋址方式 3.8 32位地址的尋址方式 3.9 操作數尋址方式的小結 3.10 習題 第4章 標識符和表達式 4.1 標識符 4.2 簡單內存變量的定義 1 內存變量定義的一般形式 2 字節變量 3 字變量 4 雙字變量 5 六字節變量 6 八字節變量 7 十字節變量 4.3 調整偏移量偽指令 1 偶對齊偽指令 2 對齊偽指令 3 調整偏移量偽指令 4 偏移量計數器的值 4.4 復合內存變量的定義 1 重復說明符 2 結構類型的定義 3 聯合類型的定義 4 記錄類型的定義 5 數據類型的自定義 4.5 標號 4.6 內存變量和標號的屬性 1 段屬性操作符 2 偏移量屬性操作符 3 類型屬性操作符 4 長度屬性操作符 5 容量屬性操作符 6 強制屬性操作符 7 存儲單元別名操作符 4.7 表達式 1 進制偽指令 2 數值表達式 3 地址表達式 4.8 符號定義語句 1 等價語句 2 等號語句 3 符號名定義語句 4.9 習題 第5章 微機CPU的指令系統 5.1 匯編語言指令格式 1 指令格式 2 了解指令的幾個方面 5.2 指令系統 1 數據傳送指令 2 標志位操作指令 3 算術運算指令 4 邏輯運算指令 5 移位操作指令 6 位操作指令 7 比較運算指令 8 循環指令 9 轉移指令 10 條件設置字節指令 11 字符串操作指令 12 ASCII-BCD碼調整指令 13 處理器指令 5.3 習題 第6章 程序的基本結構 6.1 程序的基本組成 1 段的定義 2 段寄存器的說明語句 3 堆棧段的說明 4 源程序的結構 6.2 程序的基本結構 1 順序結構 2 分支結構 3 循環結構 6.3 段的基本屬性 1 對齊類型 2 組合類型 3 類別 4 段組 6.4 簡化的段定義 1 存儲模型說明偽指令 2 簡化段定義偽指令 3 簡化段段名的引用 6.5 源程序的輔助說明偽指令 1 模塊名定義偽指令 2 頁面定義偽指令 3 標題定義偽指令 4 子標題定義偽指令 6.6 習題 第7章 子程序和庫 7.1 子程序的定義 7.2 子程序的調用和返回指令 1 調用指令 2 返回指令 7.3 子程序的參數傳遞 1 寄存器傳遞參數 2 存儲單元傳遞參數 3 堆棧傳遞參數 7.4 寄存器的保護與恢復 7.5 子程序的完全定義 1 子程序完全定義格式 2 子程序的位距 3 子程序的語言類型 4 子程序的可見性 5 子程序的起始和結束操作 6 寄存器的保護和恢復 7 子程序的參數傳遞 8 子程序的原型說明 9 子程序的調用偽指令 10 局部變量的定義 7.6 子程序庫 1 建立庫文件命令 2 建立庫文件舉例 3 庫文件的應用 4 庫文件的好處 7.7 習題 第8章 輸入輸出和中斷 8.1 輸入輸出的基本概念 1 I/O端口地址 2 I/O指令 8.2 中斷 1 中斷的基本概念 2 中斷指令 3 中斷返回指令 4 中斷和子程序 8.3 中斷的分類 1 鍵盤輸入的中斷功能 2 屏幕顯示的中斷功能 3 打印輸出的中斷功能 4 串行通信口的中斷功能 5 鼠標的中斷功能 6 目錄和文件的中斷功能 7 內存管理的中斷功能 8 讀取和設置中斷向量 8.4 習題 第9章 宏 9.1 宏的定義和引用 1 宏的定義 2 宏的引用 3 宏的參數傳遞方式 4 宏的嵌套定義 5 宏與子程序的區別 9.2 宏參數的特殊運算符 1 連接運算符 2 字符串整體傳遞運算符 3 字符轉義運算符 4 計算表達式運算符 9.3 與宏有關的偽指令 1 局部標號偽指令 2 取消宏定義偽指令 3 中止宏擴展偽指令 9.4 重復匯編偽指令 1 偽指令REPT 2 偽指令IRP 3 偽指令IRPC 9.5 條件匯編偽指令 1 條件匯編偽指令的功能 2 條件匯編偽指令的舉例 9.6 宏的擴充 1 宏定義形式 2 重復偽指令REPEAT 3 循環偽指令WHILE 4 循環偽指令FOR 5 循環偽指令FORC 6 轉移偽指令GOTO 7 宏擴充的舉例 8 系統定義的宏 9.7 習題 第10章 應用程序的設計 10.1 字符串的處理程序 10.2 數據的分類統計程序 10.3 數據轉換程序 10.4 文件操作程序 10.5 動態數據的編程 10.6 COM文件的編程 10.7 駐留程序 10.8 程序段前綴及其應用 1 程序段前綴的字段含義 2 程序段前綴的應用 10.9 習題 第11章 數值運算協處理器 11.1 協處理器的數據格式 1 有符號整數 2 BCD碼數據 3 浮點數 11.2 協處理器的結構 11.3 協處理器的指令系統 1 操作符的命名規則 2 數據傳送指令 3 數學運算指令 4 比較運算指令 5 超越函數運算指令 6 常數操作指令 7 協處理器控制指令 11.4 協處理器的編程舉例 11.5 習題 第12章 匯編語言和C語言 12.1 匯編語言的嵌入 12.2 C語言程序的匯編輸出 12.3 一個具體的例子 12.4 習題 附錄
上傳時間: 2013-07-05
上傳用戶:hw1688888
風能作為一種清潔可再生能源,發展迅速,已經成為世界新能源最主要的發展方向之一。本文以863計劃項目"MW級風力發電機組電控系統研制"為研究背景,介紹了1.2MW永磁同步電機變速恒頻風力發電系統,研究了變流系統中逆變器的控制方法。 本文首先對風力發電進行了概述,介紹了我國和世界風電發展狀況以及技術發展趨勢。當今風力發電技術,大功率直驅化和雙饋是兩個發展方向,本課題1.2MW風力發電系統就是采用了永磁同步電機加交直交變流系統的結構模式,中間省去了齒輪箱,減少了維護,具有較好的發展前景。 論文第二章首先對風輪機葉片的空氣動力特性進行了分析,介紹了不同風速下風力發電機的控制策略。就直驅技術與變速箱/感應電機技術--目前風力發電領域變速恒頻技術的兩大發展方向作了較為詳細的介紹分析。 在變流系統中,逆變并網是重要的環節,起到了將電能傳輸到電網的作用。文章中重點分析了三相并網逆變器的主電路結構、原理和工作方法,并進行了理論推導和公式說明。 本文對1.2MW永磁同步電機變速恒頻風力發電系統的主電路參數的選擇作了理論推導和計算,包括主電路直流側電容,網側電感,三重化升壓電感,網側濾波電容等,還確定了斬波和逆變部分所采用的開關管和六相整流所采用的二極管,并在額定正常工作情況下,分別計算斬波和逆變部分開關管的損耗和開關管的結溫。 本課題采用瞬時電流法對并網逆變器進行控制。在實驗中上確定了電壓外環和電流內環的PI參數,順利完成了閉環控制實驗。 文中采用DSP2407高速集成控制芯片是控制的核心,并根據控制流程圖對其控制進行了軟硬件設計,實現了控制板上的信號采集、運算、故障檢測、電路驅動等功能。并進行了小功率試驗,得到了較好的電壓電流波形,并對波形進行了詳細分析,驗證了本文采用方法的正確性。
上傳時間: 2013-07-06
上傳用戶:wangdean1101
本文在分析了嵌入式技術及控制系統的發展概況后,首先對現場總線,主要是CAN總線的技術特點進行了全面的介紹,并重點對CAN總線網絡中數據傳輸的實時性問題及改善的方案進行了分析和研究。之后利用嵌入式技術實現了基于CAN總線的網絡測控系統。該系統的主控節點,即ARM平臺采用32位的嵌入式處理器AR2M和嵌入式實時操作系統μC/OS-Ⅱ來實現,并在該平臺上完成了系統多任務的建立,包括與底層CAN網絡的通信、液晶顯示輸出和嵌入式Web服務器等。 論文共分六章。第一章介紹了控制系統的發展過程、嵌入式技術及其發展現狀,并引出了課題的背景和研究意義,給出了主要研究內容。第二章著重介紹了CAN現場總線技術,并對其工作原理和CAN總線系統的實時性進行了分析。第三章論述了CAN總線測控網絡的實現以及CAN測控網絡與Internet集成的必要性,并給出了本文的系統設計方案、工作原理和組成。第四章論述了基于CAN總線的嵌入式測控系統的設計與實現,詳細闡述了系統的硬件、軟件設計思路和實現方法。硬件方面,介紹了硬件平臺中的主處理器LPC2292和整個硬件邏輯模塊。軟件設計上實現了μC/OS-Ⅱ實時操作系統在ARM7上的移植,并完成了嵌入式系統下多任務的建立。第五章介紹了以QXLPC-Ⅲ過程控制系統為應用對象,進行的實際應用實驗,該實驗對被控過程的部分物理量進行了檢測,驗證了本方案的可行性。第六章對全文進行了總結,給出了有待進一步研究的問題,并對后續工作進行了展望。
上傳時間: 2013-06-03
上傳用戶:zttztt2005
固態硬盤是一種以FLASH為存儲介質的新型硬盤。由于它不像傳統硬盤一樣以高速旋轉的磁盤為存儲介質,不需要浪費大量的尋道時間,因此它有著傳統硬盤不可比擬的順序和隨機存儲速度。同時由于固態硬盤不存在機械存儲結構,因此還具有高抗震性、無工作噪音、可適應惡劣工作環境等優點。隨著計算機技術的高速發展,固態硬盤技術已經成為未來存儲介質技術發展的必然趨勢。 本文以設計固態硬盤控制芯片IDE接口部分為項目背景,通過可編程邏輯器件FPGA,基于ATA協議并使用硬件編程語言verilog,設計了一個位于設備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發送的IDE指令并控制硬盤設備進行相應的狀態遷移和指令操作,從而完成硬盤設備端與主機端之間基本的狀態通信以及數據通信。論文主要完成了幾個方面的內容。第一:論文從固態硬盤的基本結構出發,分析了固態硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協議主要傳輸模式所必須遵循的時序要求,并概括了IDE控制器設計的要點和難點;第二:論文設計了IDE控制器的總體功能框架,將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗模塊六大子功能模塊,并分析了各個子功能模塊的基本工作原理和具體功能設計;第三:論文以設計狀態機流程和主要控制信號的方式實現了各個具體子功能模塊并列舉了部分關鍵代碼,同時給出了主要子功能模塊的時序仿真圖;最后,論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現,并通過SAS邏輯分析儀和QuartusⅡ對IDE控制器進行了功能測試和分析,驗證了本論文設計的正確性。
上傳時間: 2013-07-31
上傳用戶:liangrb
隨著敵對人為干擾的日益增多和電磁環境的日益惡劣,抗干擾逐漸成為衛星導航接收機的必備能力之一。傳統的單天線多延遲系統僅從時域抗干擾,抑制干擾能力有限。利用陣列天線,增加空域自由度,通過空域—時域級聯或空時聯合處理能夠顯著增強導航信號接收機的抗干擾性能。多個天線以不同的方式放置,即不同的陣形,會使得導航接收機具有不同的空域抗干擾性能。針對多種陣形對空域抗干擾性能的影響差異,開展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應抗干擾性能研究,分析了導致差異的原因,通過對比仿真,發現帶圓心的圓陣具有所選陣形中最優的輸出信干噪比,進一步推廣到空時自適應抗干擾,也具有同樣的結論。結合工程實現,基于FPGA完成空時抗干擾硬件模塊設計,用Matlab產生的量化數據作為激勵,對硬件模塊的輸出結果進行分析,與非自適應空時波束形成結果相比,實驗驗證了模塊的有效性;與Matlab仿真處理的結果相比,驗證了模塊的正確性。多種陣形自適應抗干擾性能差異的研究對于一定孔徑和陣元個數條件下的陣列布陣具有一定的參考價值,空時抗干擾硬件模塊是抗干擾系統的核心,所做工作對工程實現具有一定的借鑒意義。
上傳時間: 2013-05-28
上傳用戶:thinode
雷達截獲接收機、反輻射導彈等電子設備的使用對軍用雷達的生存構成了嚴重威脅。因此,雷達必須避免被敵方電子設備截獲和干擾。這種形式下噪聲雷達應運而生,其中一種很成熟的便是噪聲調頻雷達。上世紀八十年代,我們課題組成功研制了噪聲調頻雷達原理樣機。雖然該雷達具有十分優異的LPI性能,但是限于當時的電子技術水平,該雷達采用模擬器件實現,使得雷達的體積較大、工作穩定性受外界環境影響大,在小型化、高精度的應用領域受到諸多限制。FPGA是上世紀八十年代發展起來的數字技術,具有體積小、精度高、穩定性好和速度快等特點。 本文在噪聲雷達課題組研究的基礎上,設計實現噪聲調頻雷達信號處理系統。內容安排如下:第一章介紹噪聲雷達的研究背景和發展前景;第二章介紹噪聲調頻雷達的原理,證明混頻器輸出信號各態歷經性;第三章介紹FPGA開發軟硬件環境;第四章詳細闡述基于FPGA技術的噪聲調頻雷達信號處理系統設計和系統中關鍵模塊的設計實現;第五章對設計的FPGA信號處理系統進行仿真和驗證。最后,第六章對全文進行總結,指出了設計中的不足和須改進的地方。
上傳時間: 2013-05-21
上傳用戶:天涯
基于∑-△噪聲整形技術和過采樣技術的數模轉換器(DAC)可以可靠地把數字信號轉換成為高精度的模擬信號。采用這一結構進行數模轉換具有諸多優點,例如極低的失配噪聲和高的可靠性,便于作為IP模塊嵌入到其他芯片系統中等,更重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量、音頻轉換、汽車電子等領域有著廣泛的應用價值。 由于非線性和不穩定性的存在,高階∑-△調制器的設計與實現存在較大的難度。本設計綜合大量文獻中的經驗原則和方法,首先闡述了∑-△調制器的一般原理,并討論了一般結構調制器的設計過程,然后描述了穩定的高階高精度調制器的設計流程。根據市場需求,設定了整個設計方案的性能指標,并據此設計了達到16bit精度和滿量程輸入范圍的三階128倍過采樣調制器。 本設計采用∑-△結構,根據系統要求設計了量化器位數、調制器過采樣比和階數。在分析高階單環路調制器穩定性的基礎上,成功設計了六位量化三階單環路調制器結構。在16比特的輸入信號下,達到了90dB左右的信噪比。該設計已經在Cyclone系列FPGA器件下得到硬件實現和驗證,并實現了實時音頻驗證。測試表明,該DAC模塊輸出信號的信噪比能滿足16比特數據轉換應用的分辨率要求,并具備良好的兼容性和通用性。 本設計可作為IP核廣泛地在其他系統中進行復用,具有很強的應用性和一定的創新性。
上傳時間: 2013-07-10
上傳用戶:chuandalong
軟件無線電(SDR,Software Defined Radio)由于具備傳統無線電技術無可比擬的優越性,已成為業界公認的現代無線電通信技術的發展方向。理想的軟件無線電系統強調體系結構的開放性和可編程性,減少靈活性著的硬件電路,把數字化處理(ADC和DAC)盡可能靠近天線,通過軟件的更新改變硬件的配置、結構和功能。目前,直接對射頻(RF)進行采樣的技術尚未實現普及的產品化,而用數字變頻器在中頻進行數字化是普遍采用的方法,其主要思想是,數字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘,再經插值或抽取濾波,其結果是,輸入信號頻譜搬移到所需頻帶,數據速率也相應改變,以供后續模塊做進一步處理。數字變頻器在發射設備和接收設備中分別稱為數字上變頻器(DUC,Digital Upper Converter)和數字下變頻器(DDC,Digital Down Converter),它們是軟件無線電通信設備的關鍵部什。大規模可編程邏輯器件的應用為現代通信系統的設計帶來極大的靈活性。基于FPGA的數字變頻器設計是深受廣大設計人員歡迎的設計手段。本文的重點研究是數字下變頻器(DDC),然而將它與數字上變頻器(DUC)完全割裂后進行研究顯然是不妥的,因此,本文對數字上變頻器也作適當介紹。 第一章簡要闡述了軟件無線電及數字下變頻的基本概念,介紹了研究背景及所完成的主要研究工作。 第二章介紹了數控振蕩器(NCO),介紹了兩種實現方法,即基于查找表和基于CORDIC算法的實現。對CORDIc算法作了重點介紹,給出了傳統算法和改進算法,并對基于傳統CORDIC算法的NCO的FPGA實現進行了EDA仿真。 第三章介紹了變速率采樣技術,重點介紹了軟件無線電中廣泛采用的級聯積分梳狀濾波器 (cascaded integratot comb, CIC)和ISOP(Interpolated Second Order Polynomial)補償法,對前者進行了基于Matlab的理論仿真和FPGA實現的EDA仿真,后者只進行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band,HB)濾波器,對基于分布式算法的半帶濾波器的FPGA實現進行了EDA仿真,最后簡要介紹了FIR的多相結構。 第五章對數字下變頻器系統進行了噪聲綜合分析,給出了一個噪聲模型。 第六章介紹了數字下變頻器在短波電臺中頻數字化應用中的一個實例,給出了測試結果,重點介紹了下變頻器的:FPGA實現,其對應的VHDL程序收錄在本文最后的附錄中,希望對從事該領域設計的技術人員具有一定參考價值。
上傳時間: 2013-06-30
上傳用戶:huannan88
S3C2440核心板原理圖,PCB板圖,Protel99 SE格式,六層板。
上傳時間: 2013-07-12
上傳用戶:qq21508895