AES是美國(guó)于2000年10月份確立的高級(jí)加密標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡(luò)的關(guān)鍵，要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽，必須對(duì)數(shù)據(jù)進(jìn)行加密。在不影響網(wǎng)絡(luò)性能的前提下，快速實(shí)現(xiàn)數(shù)據(jù)加密/解密，對(duì)于開發(fā)高性能的安全路由器、安全網(wǎng)關(guān)等對(duì)數(shù)據(jù)處理速度要求高的通信設(shè)備具有重要的意義。 在目前可查詢的基于FPGA技術(shù)實(shí)現(xiàn)AESCBC的設(shè)計(jì)中，最快的加/解密速度達(dá)到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語(yǔ)言編寫程序，全部資源用于加密解密，最快的加密解密速度可以達(dá)到1.4Gbps。但根據(jù)國(guó)外測(cè)試結(jié)果表明，即使開發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡(luò)處理器，軟件加密解決方案僅能達(dá)到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實(shí)現(xiàn)AESCBC的方法有缺點(diǎn)的情況下，在深入研究影響硬件快速實(shí)現(xiàn)AESCBC難點(diǎn)基礎(chǔ)上，設(shè)計(jì)出一種適應(yīng)于報(bào)文加密解密的硬件快速實(shí)現(xiàn)AESCBC的方案，在設(shè)計(jì)中采用加密解密和密鑰展開并行工作，實(shí)現(xiàn)了在線提供子密鑰。在解密中采用了雙隊(duì)列技術(shù)，實(shí)現(xiàn)了報(bào)文解密和子密鑰展開協(xié)調(diào)工作，提高了解密速度。 本文在quartus全面仿真設(shè)計(jì)方案的基礎(chǔ)上，全面驗(yàn)證了硬件實(shí)現(xiàn)AESCBC方案的正確性，全面分析了本設(shè)計(jì)加密解密的性能。并且針對(duì)設(shè)計(jì)中的流水線效率低的問題，提出改善流水線性能的方案，設(shè)計(jì)出報(bào)文級(jí)并行加密解密方案，并且給出了硬件實(shí)現(xiàn)VPN的初步方案。實(shí)現(xiàn)了單一模塊加密速度達(dá)到1.16Gbps，單一模塊解密速度達(dá)到900Mbps，多個(gè)模塊并行工作加密解密速度達(dá)到6.4Gbps。 論文最后給出了總結(jié)與展望。目前實(shí)現(xiàn)的AESCBC算法，只能通過仿真驗(yàn)證其功能的正確性，還需要下載到芯片上做進(jìn)一步的驗(yàn)證。要用硬件實(shí)現(xiàn)整個(gè)IPSec，還要進(jìn)一步開發(fā)基于FPGA的技術(shù)。總之，為了適應(yīng)路由器發(fā)展的需求，還有很多技術(shù)需要研究。
標(biāo)簽： AES_CBC FPGA 性能 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-05-29
上傳用戶：wangzhen1990
隨著現(xiàn)場(chǎng)可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)在雷達(dá)信號(hào)處理中有著重要地位。模型化設(shè)計(jì)是一種自頂向下的面向FPGA的快速原型驗(yàn)證法，它不僅降低了FPGA設(shè)計(jì)門檻，而且縮短了開發(fā)周期，提高了設(shè)計(jì)效率。這使得FPGA模型化設(shè)計(jì)成為了FPGA系統(tǒng)設(shè)計(jì)的發(fā)展趨勢(shì)。本文針對(duì)常見雷達(dá)信號(hào)處理模塊的FPGA模型化實(shí)現(xiàn)，在以下幾個(gè)方面展開研究：首先對(duì)基于FPGA的模型化設(shè)計(jì)方法進(jìn)行了研究，給出了模型化設(shè)計(jì)方法的發(fā)展現(xiàn)狀和趨勢(shì)，并對(duì)本文中使用的模型化設(shè)計(jì)方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對(duì)FIR濾波器進(jìn)行了模型化設(shè)計(jì)并同RTL(寄存器傳輸級(jí))設(shè)計(jì)方法進(jìn)行對(duì)比，全面分析了模型化設(shè)計(jì)方法和RTL設(shè)計(jì)方法的優(yōu)缺點(diǎn)。然后在簡(jiǎn)明闡述雷達(dá)信號(hào)處理原理的基礎(chǔ)上，使用System Generator對(duì)數(shù)字下變頻(DDC)、脈沖壓縮、動(dòng)目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號(hào)處理模塊進(jìn)行了自頂向下的模型化設(shè)計(jì)。在Simulink中進(jìn)行了功能仿真驗(yàn)證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時(shí)序仿真分析。關(guān)鍵詞：雷達(dá)信號(hào)處理 FPGA 模型化設(shè)計(jì) System Generator AccelDSP
標(biāo)簽： FPGA 模型 雷達(dá)信號(hào)
上傳時(shí)間： 2013-07-25
上傳用戶：zhangsan123
內(nèi)容介紹： 1、磁性元件對(duì)功率變換器的重要性 2、磁性元件的設(shè)計(jì)考慮與相應(yīng)模型 3、磁性元件模型參數(shù)對(duì)電路性能的影響 4、變壓器的渦流(場(chǎng))特性-損耗效應(yīng) 5、變壓器的磁(場(chǎng))特性-感性效應(yīng) 6、變壓器的電(場(chǎng))特性-容性效應(yīng)
標(biāo)簽： 開關(guān)電源變壓器 模型
上傳時(shí)間： 2013-06-28
上傳用戶：it男一枚
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無(wú)法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故製造希望R&D及採(cǎi)購(gòu)在購(gòu)買異形零件時(shí)能顧慮製造的需求, 提高自動(dòng)置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2013-10-28
上傳用戶：zhtzht
Arduino 是一塊基于開放原始代碼的Simple i/o 平臺(tái)，并且具有使用類似java,C 語(yǔ)言的開發(fā)環(huán)境。讓您可以快速 使用Arduino 語(yǔ)言與Flash 或Processing…等軟件，作出互動(dòng)作品。Arduino 可以使用開發(fā)完成的電子元件例如Switch 或Sensors 或其他控制器、ＬＥＤ、步進(jìn)電機(jī)或其他輸出裝置。Arduino 也可以獨(dú)立運(yùn)作成為一個(gè)可以跟軟件溝通的平臺(tái)，例如說：flash processing Max/MSP VVVV 或其他互動(dòng)軟件… Arduino 開發(fā)ＩＤＥ界面基于開放原始碼原則，可以讓您免費(fèi)下載使用開發(fā)出更多令人驚奇的互動(dòng)作品。 什么是Roboduino? DFRduino 與Arduino 完全兼容，只是在原來的基礎(chǔ)上作了些改進(jìn)。Arduino 的IO 使用的孔座，做互動(dòng)作品需要面包板和針線搭配才能進(jìn)行，而DFRduino 的IO 使用針座，使用我們的杜邦線就可以直接把各種傳感器連接到DFRduino 上。 特色描述 1． 開放原始碼的電路圖設(shè)計(jì)，程式開發(fā)界面免費(fèi)下載，也可依需求自己修改!! 2． DFRduino 可使用ISP 下載線，自我將新的IC 程序燒入「bootloader」； 3． 可依據(jù)官方電路圖，簡(jiǎn)化DFRduino 模組，完成獨(dú)立云作的微處理控制器； 4． 可簡(jiǎn)單地與傳感器、各式各樣的電子元件連接(如：紅外線,超聲波,熱敏電阻,光敏電阻,伺服電機(jī)等)； 5． 支援多樣的互動(dòng)程式 如: Flash,Max/Msp,VVVV,PD,C,Processing 等； 6． 使用低價(jià)格的微處理控制器(ATMEGA168V-10PI)； 7． USB 接口，不需外接電源，另外有提供9VDC 輸入接口； 8． 應(yīng)用方面，利用DFRduino，突破以往只能使用滑鼠，鍵盤，CCD 等輸入的裝置的互動(dòng)內(nèi)容，可以更簡(jiǎn)單地達(dá)成單人或多人游戲互動(dòng)。 性能描述 1． Digital I/O 數(shù)字輸入/輸出端共 0~13。 2． Analog I/O 模擬輸入/輸出端共 0~5。 3． 支持USB 接口協(xié)議及供電(不需外接電源)。 4． 支持ISP 下載功能。 5． 支持單片機(jī)TX/RX 端子。 6． 支持USB TX/RX 端子。 7． 支持AREF 端子。 8． 支持六組PWM 端子(Pin11,Pin10,Pin9，Pin6,Pin5,Pin3)。 9． 輸入電壓：接上USB 時(shí)無(wú)須外部供電或外部5V~9V DC 輸入。 10．輸出電壓：5V DC 輸出和3.3V DC 輸出 和外部電源輸入。 11．采用Atmel Atmega168V-10PI 單片機(jī)。 12．DFRduino 大小尺寸：寬70mm X 高54mm。 Arduino開發(fā)板圖片
上傳時(shí)間： 2014-01-14
上傳用戶：909000580
文中以凌鋼熱電廠為工程實(shí)例對(duì)自備電廠系統(tǒng)中性點(diǎn)接地方式的選擇進(jìn)行了全面分析，闡述了自備電廠系統(tǒng)中性點(diǎn)接地方式選擇的一些思路，介紹了一種接地裝置參數(shù)的計(jì)算方法，并指出在其它自備電廠，尤其是冶金行業(yè)的自備電廠，系統(tǒng)中性點(diǎn)接地方式采用低電阻接地方式是切實(shí)可行的。
上傳時(shí)間： 2013-10-15
上傳用戶：不懂夜的黑
研究領(lǐng)域：電源管理IC、功率IC 涉及廠商：Fairchild、ST、NS、Onsemiconductor、Linear和Maxim等 報(bào)告推薦 2009年，受國(guó)際金融危機(jī)和行業(yè)不景氣的雙重沖擊，全球電源管理芯片市場(chǎng)規(guī)模出現(xiàn)超過10%的大幅下滑，中國(guó)電源管理芯片市場(chǎng)也首次出現(xiàn)負(fù)增長(zhǎng)。雖然整體市場(chǎng)明顯下滑，但分領(lǐng)域來看，汽車電子類電源管理芯片市場(chǎng)依然實(shí)現(xiàn)正增長(zhǎng)，而計(jì)算機(jī)、網(wǎng)絡(luò)通信和消費(fèi)電子等領(lǐng)域則由于下游整機(jī)出口下滑的拖累導(dǎo)致相關(guān)領(lǐng)域的電源管理芯片市場(chǎng)出現(xiàn)大幅衰退。整體來看，2009年中國(guó)電源管理芯片市場(chǎng)雖然陷入了前所未有的負(fù)增長(zhǎng)，但下半年以來市場(chǎng)的明顯復(fù)蘇以及人們對(duì)節(jié)能、綠色以及低碳需求的不斷增加，未來電源管理芯片市場(chǎng)依然充滿希望。 為了全面而準(zhǔn)確的反映中國(guó)電源管理芯片市場(chǎng)地發(fā)展現(xiàn)狀以及未來趨勢(shì)，推出《2009-2010年中國(guó)電源管理芯片市場(chǎng)研究年度報(bào)告》，將幫助業(yè)界廠商、投資者和相關(guān)政府機(jī)構(gòu)更準(zhǔn)確地把握中國(guó)電源管理芯片市場(chǎng)的發(fā)展規(guī)律。 深入、翔實(shí)的市場(chǎng)研究數(shù)據(jù)。基于對(duì)行業(yè)產(chǎn)品的深度研究，提供對(duì)產(chǎn)品結(jié)構(gòu)、應(yīng)用結(jié)構(gòu)等多個(gè)角度的市場(chǎng)數(shù)據(jù)，明晰市場(chǎng)發(fā)展方向。 全面、深刻的品牌競(jìng)爭(zhēng)分析。從市場(chǎng)格局、競(jìng)爭(zhēng)策略、SWOT分析等多個(gè)維度分析企業(yè)，評(píng)點(diǎn)市場(chǎng)領(lǐng)先要素。 科學(xué)、完整的未來發(fā)展預(yù)測(cè)。建立在各重點(diǎn)細(xì)分市場(chǎng)上的建模校驗(yàn)，并與相關(guān)產(chǎn)業(yè)環(huán)節(jié)進(jìn)行關(guān)聯(lián)分析，確保給出有價(jià)值的趨勢(shì)分析與定量預(yù)測(cè)結(jié)果。 本報(bào)告全面總結(jié)了2009年中國(guó)電源管理芯片市場(chǎng)的發(fā)展?fàn)顩r，全面分析了其推進(jìn)因素和市場(chǎng)特點(diǎn)，并對(duì)主要廠商進(jìn)行了客觀綜合的評(píng)價(jià)，通過大量的調(diào)研訪談和詳實(shí)準(zhǔn)確的數(shù)據(jù)支撐，為客戶提供完整的中國(guó)電源管理芯片市場(chǎng)信息，為企業(yè)提供有效的決策參考，報(bào)告主要為客戶提供了以下方面的內(nèi)容。 目前國(guó)內(nèi)電源管理芯片市場(chǎng)規(guī)模及特點(diǎn) 按產(chǎn)品細(xì)分的電源管理芯片市場(chǎng)情況 按應(yīng)用領(lǐng)域細(xì)分的電源管理芯片市場(chǎng)情況 主要廠商分析 未來各個(gè)細(xì)分市場(chǎng)的預(yù)測(cè) 報(bào)告框架
標(biāo)簽： 2009 2010 電源管理 報(bào)告
上傳時(shí)間： 2013-11-17
上傳用戶：dysyase
研究領(lǐng)域：電源管理芯片、功率IC、功率器件 涉及廠商：TI、NS、Fairchild、OnSemiconductor等 報(bào)告推薦 和往年一樣，在下游產(chǎn)品產(chǎn)量的不斷增加以及節(jié)能需求的不斷提高等因素的刺激下，2006年中國(guó)電源管理芯片市場(chǎng)依然保持快速發(fā)展的勢(shì)頭。為了全面而準(zhǔn)確的反映中國(guó)電源管理芯片市場(chǎng)的現(xiàn)狀以及未來發(fā)展趨勢(shì)，顧問特此推出了《2006-2007年中國(guó)電源管理芯片市場(chǎng)研究報(bào)告》。 本報(bào)告全面總結(jié)了2006年中國(guó)電源管理芯片市場(chǎng)的發(fā)展?fàn)顩r，全面分析了其推進(jìn)因素和市場(chǎng)特點(diǎn)，并對(duì)主要廠商進(jìn)行了客觀綜合的評(píng)價(jià)，通過大量的調(diào)研訪談和詳實(shí)準(zhǔn)確的數(shù)據(jù)，為客戶提供完整的中國(guó)電源管理芯片市場(chǎng)信息，為企業(yè)提供有效的決策參考，報(bào)告主要為客戶提供了以下方面的內(nèi)容。 目前國(guó)內(nèi)電源管理芯片市場(chǎng)規(guī)模及特點(diǎn) 按產(chǎn)品細(xì)分的電源管理芯片市場(chǎng)情況 按應(yīng)用領(lǐng)域細(xì)分的電源管理芯片市場(chǎng)情況 主要廠商評(píng)價(jià) 未來各個(gè)細(xì)分市場(chǎng)的預(yù)測(cè) 報(bào)告框架 主要結(jié)論 重要發(fā)現(xiàn)架
標(biāo)簽： 2006 2007 電源管理 報(bào)告
上傳時(shí)間： 2013-10-18
上傳用戶：nem567397
單片機(jī)應(yīng)用系統(tǒng)在發(fā)動(dòng)機(jī)電噴中得到了廣泛的應(yīng)用,然而由于發(fā)動(dòng)機(jī)工作環(huán)境惡劣，提高控制系統(tǒng)的抗干擾性至關(guān)重要。分析了單片機(jī)干擾的主要來源，并從硬件和軟件抗干擾設(shè)計(jì)中總結(jié)了一些取得良好抗干擾性的方法。 在進(jìn)行單片機(jī)應(yīng)用開發(fā)的過程中，經(jīng)常遇到在實(shí)驗(yàn)室調(diào)整很好的單片機(jī)一到工作現(xiàn)場(chǎng)就會(huì)出現(xiàn)這樣或那樣的問題，這主要是由于設(shè)計(jì)未充分考慮到外界環(huán)境存在的干擾，如機(jī)械震動(dòng)、各種電磁波和環(huán)境溫差都會(huì)影響硬件系統(tǒng)的性能，導(dǎo)致電控單元不能正常工作。鑒于此本文較全面分析了干擾單片機(jī)應(yīng)用系統(tǒng)的因素并結(jié)合自己的研究課題，提出一些可增強(qiáng)系統(tǒng)抗干擾性的方法。
標(biāo)簽： 單片機(jī) 控制系統(tǒng) 抗干擾設(shè)計(jì)
上傳時(shí)間： 2013-11-10
上傳用戶：Jerry_Chow
單片機(jī)系統(tǒng)的低功耗設(shè)計(jì)策略:摘要嵌入式系統(tǒng)的低功耗設(shè)計(jì)需要全面分析各方面因素，統(tǒng)籌規(guī)劃。在設(shè)計(jì)之初，各個(gè)因素往往是相互制約、相互影響的，一個(gè)降低系統(tǒng)功耗的措施有時(shí)會(huì)帶來其他方面的“負(fù)效應(yīng)”。因此，降低系統(tǒng)整體功耗，需要仔細(xì)分析和計(jì)算。本文從硬件和應(yīng)用軟件設(shè)計(jì)兩個(gè)方面，闡述一個(gè)以單片機(jī)為核心的嵌入式系統(tǒng)低功耗設(shè)計(jì)時(shí)所需考慮的一些問題。關(guān)鍵詞低功耗設(shè)計(jì) 硬件設(shè)計(jì) 應(yīng)用軟件設(shè)計(jì) 低功耗模式 在嵌入式應(yīng)用中，系統(tǒng)的功耗越來越受到人們的重視，這一點(diǎn)對(duì)于需要電池供電的便攜式系統(tǒng)尤其明顯。降低系統(tǒng)功耗，延長(zhǎng)電池的壽命，就是降低系統(tǒng)的運(yùn)行成本。對(duì)于以單片機(jī)為核心的嵌入式應(yīng)用，系統(tǒng)功耗的最小化需要從軟、硬件設(shè)計(jì)兩方面入手。 隨著越來越多的嵌入式應(yīng)用使用了實(shí)時(shí)操作系統(tǒng)，如何在操作系統(tǒng)層面上降低系統(tǒng)功耗也成為一個(gè)值得關(guān)注的問題。限于篇幅，本文僅從硬件設(shè)計(jì)和應(yīng)用軟件設(shè)計(jì)兩個(gè)方面討論。
標(biāo)簽： 單片機(jī)系統(tǒng) 低功耗設(shè)計(jì) 策略
上傳時(shí)間： 2013-11-21
上傳用戶：zhenyushaw
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<table id="yew4y"></table>