本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國外芯片設(shè)計的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù)，提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計方法。 從專用芯片實現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計思想，給出了總線接口的總體設(shè)計方案，考慮到電路的具體實現(xiàn)對結(jié)構(gòu)進行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結(jié)合起來以達到通用接口的功能。同時給出其設(shè)計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對其中相當(dāng)部分模塊進行復(fù)用。在設(shè)計過程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對設(shè)計進行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實現(xiàn)。通過驗證證明該設(shè)計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設(shè)計了總線接口芯片測試系統(tǒng)，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發(fā)自收驗證，加入RS232串口調(diào)試過程提高測試數(shù)據(jù)的直觀性。驗證的結(jié)果表明本文提出的設(shè)計方案是合理的。
上傳時間： 2013-06-04
上傳用戶：ayfeixiao
最全的IC封裝代號及尺寸 幫助我們更快的找到藥封裝的器件
上傳時間： 2013-06-12
上傳用戶：zyt
圖像壓縮 h264等壓縮算法源碼 c語言源碼
標(biāo)簽： MPEG4 G729 h263 h264
上傳時間： 2013-05-25
上傳用戶：s363994250
PID算法在AVR單片機上的應(yīng)用，風(fēng)機的閉環(huán)控制
上傳時間： 2013-04-24
上傳用戶：aa17807091
電子技術(shù)基礎(chǔ) 很全的電子元器件基礎(chǔ)知識講義.rar
上傳時間： 2013-05-25
上傳用戶：003030
隨著中國二代導(dǎo)航系統(tǒng)的建設(shè)，衛(wèi)星導(dǎo)航的應(yīng)用將普及到各個行業(yè)，具有自主知識產(chǎn)權(quán)的衛(wèi)星導(dǎo)航接收機的研究與設(shè)計是該領(lǐng)域的一個研究熱點。在接收機的設(shè)計中，對于成熟技術(shù)將利用ASIC芯片進行批量生產(chǎn)，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術(shù)，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術(shù)的硬件電路，著重進行了其中一個捕獲通道的設(shè)計和實現(xiàn)。 GPS信號捕獲時間是影響GPS接收機性能的一個關(guān)鍵因素，尤其是在高動態(tài)和實時性要求高的應(yīng)用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關(guān)法基礎(chǔ)上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統(tǒng)進行總體功能劃分和結(jié)構(gòu)設(shè)計，并采用自底向上的方法對系統(tǒng)進行功能實現(xiàn)和驗證。 本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺，以ISE9.2i為軟件開發(fā)平臺，采用Verilog HDL編程實現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設(shè)計制作了GPS中頻信號產(chǎn)生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號。 本課題主要是基于采樣率變換和FFT實現(xiàn)對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設(shè)計時，合理地采用FPGA設(shè)計思想與技巧優(yōu)化系統(tǒng)。基于實用性的要求，詳細(xì)的給出了基于FFT的GPS并行捕獲各個模塊的實現(xiàn)原理、實現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達到降低系統(tǒng)硬件資源，能夠快速、高效地實現(xiàn)對GPS C/A碼捕獲的要求。 本研究是導(dǎo)航研究所承擔(dān)的國家863課題“利用多徑信號提高GNSS接收機性能的新技術(shù)研究”中關(guān)于接收機信號捕獲算法的一部分，對接收機的設(shè)計具有一定的參考價值。
上傳時間： 2013-07-22
上傳用戶：user08x
通信與信息技術(shù)行業(yè)飛速發(fā)展，已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會對具備實際動手能力人才的需求也不斷增加，高校通信教學(xué)改革勢在必行。在最初的通信原理實驗設(shè)備中每個實驗獨立占用一塊硬件資源，隨著EDA技術(shù)的發(fā)展，實驗設(shè)備廠商將CPLD/FPGA技術(shù)作為獨立的一項實驗內(nèi)容，加入到通信原理實驗設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢，適合高集成度和高速的時序運算。本文總結(jié)現(xiàn)有通信原理實驗設(shè)備的優(yōu)缺點，采用FPGA技術(shù)設(shè)計出集驗證性和設(shè)計性于一體，具備較高的綜合性和系統(tǒng)性的通信原理實驗系統(tǒng)。 本系統(tǒng)提供了一個開放性的硬件、軟件平臺，從培養(yǎng)學(xué)生實際動手能力出發(fā)，利用FPGA在通用的硬件上實現(xiàn)所有實驗內(nèi)容。學(xué)生在本系統(tǒng)上除了能完成已固化的實驗內(nèi)容，還可以實現(xiàn)電子設(shè)計開發(fā)和驗證。這對培養(yǎng)學(xué)生的實踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型，把基于FPGA的通信原理實驗系統(tǒng)劃分為信號源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術(shù)，能夠生成非常高的頻率精度，可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器，形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù)，具備良好的載波跟蹤特性，利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統(tǒng)的研究現(xiàn)狀和意義；然后根據(jù)通信系統(tǒng)模型從《通信原理》各個章節(jié)中提煉出各模塊的實驗內(nèi)容，分別列出各實驗的數(shù)字化實現(xiàn)模型；繼而根據(jù)各模塊資源需求選取合適FPGA芯片，并給出硬件設(shè)計方案；最后，給出各模塊在FPGA上具體實現(xiàn)過程、系統(tǒng)測試結(jié)果及分析。測試和實際運行結(jié)果表明設(shè)計方法正確，且功能和技術(shù)指標(biāo)滿足設(shè)計要求。 關(guān)鍵詞：通信原理，實驗系統(tǒng)，F(xiàn)PGA，DDS，多體制調(diào)制解調(diào)，全數(shù)字COSTAS環(huán)，位同步
標(biāo)簽： FPGA 通信原理 實驗系統(tǒng)
上傳時間： 2013-07-07
上傳用戶：evil
矩陣運算是描述許多工程問題中不可缺少的數(shù)學(xué)關(guān)系，矩陣運算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點，并且隨著動態(tài)可配置技術(shù)的發(fā)展，靈活性也有了很大的提高。因此，尋找矩陣運算的高速實現(xiàn)方法是具有很大的現(xiàn)實意義，能夠為高速運算應(yīng)用提供技術(shù)支持。 為了提高研究成果的實用性與商用性，本文主要針對某種體積小、運算速度和性能要求很高的特殊場合設(shè)計并實現(xiàn)基于FPGA的矩陣運算功能。通過系統(tǒng)地研究FPGA功能結(jié)構(gòu)、設(shè)計原理、DSP接口、IEEE-754標(biāo)準(zhǔn)，深入學(xué)習(xí)浮點數(shù)及矩陣的基礎(chǔ)運算以及硬件編程語言等內(nèi)容，根據(jù)矩陣運算的特點和原理，討論了硬件設(shè)計方面重點對具體核心器件結(jié)構(gòu)、特點以及有關(guān)FPGA的設(shè)計流程和控制器Verilog HDL硬件編程語言代碼方面內(nèi)容，確定了基于FPGA浮點運算及矩陣運算單元的Verilog HDL設(shè)計方法，在Quartus II平臺上對其仿真、記錄運算結(jié)果，并對采集到的數(shù)據(jù)結(jié)果進行了深入分析與總結(jié)。 本設(shè)計通過幾種矩陣算法利用FPGA和MATLAB分別進行了實現(xiàn)測試，驗證了設(shè)計結(jié)果的正確性，證明了本設(shè)計中矩陣運算速率的實用性與高效性，提高了系統(tǒng)資源利用率和系統(tǒng)可靠性，為今后在工程、軍事、通訊等生產(chǎn)生活各個領(lǐng)域應(yīng)用打下良好基礎(chǔ)。
上傳時間： 2013-07-07
上傳用戶：xuanjie
PID算法自從問世以來，一直受到廣泛的關(guān)注。隨著現(xiàn)代控制理論及智能控制技術(shù)的發(fā)展，PID算法也得到了長足的發(fā)展。結(jié)合傳統(tǒng)的PID控制算法，針對特定的控制領(lǐng)域，出現(xiàn)了一些新的控制算法，模糊PID控制算法就是在此基礎(chǔ)上漸漸形成并凸顯其控制特色。 同時隨著微電子技術(shù)的發(fā)展，現(xiàn)場可編程邏輯器件FPGA的發(fā)展及其EDA技術(shù)的日漸成熟，為集成控制芯片開拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實現(xiàn)提供了可能性，同時節(jié)省了外圍的電路，使算法模塊的集成度大大提高。 本文針對當(dāng)前國內(nèi)外在算法研究方面的熱點問題，對模糊PID算法進行了深入的分析和研究。通過對汽輪機調(diào)節(jié)系統(tǒng)的結(jié)構(gòu)分析，對其進行了數(shù)學(xué)建模。采用某汽輪機的實際設(shè)計運行參數(shù)，利用Matlab仿真軟件，對該汽輪機的數(shù)學(xué)模型進行了甩負(fù)荷動態(tài)特性仿真。仿真結(jié)果表明，模糊PID可以更好地解決汽輪發(fā)電機組在甩負(fù)荷過程中由于機組轉(zhuǎn)子飛升量太大而導(dǎo)致危急保安裝置動作，使得汽輪發(fā)電機組意外停機的問題，能夠保證汽輪發(fā)電機組在意外甩負(fù)荷時機組正常的機械運轉(zhuǎn)。根據(jù)模糊控制理論的特點及EDA技術(shù)和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀，提出了在FPGA上實現(xiàn)模糊PID算法的具體實現(xiàn)方案。在綜合分析算法特性的基礎(chǔ)上，選擇Altera公司生產(chǎn)的CycloneⅡ系列中的EP2C35F672C6作為目標(biāo)芯片，利用分層模塊化設(shè)計思想，在Altera公司提供的QuartusⅡ開發(fā)環(huán)境中，利用原理圖設(shè)計輸入和VHDL設(shè)計輸入相結(jié)合的方式實現(xiàn)了模糊PID控制算法，同時分別對實現(xiàn)的各個功能模塊和整個算法模塊進行了功能時序仿真。根據(jù)仿真結(jié)果分析，該設(shè)計實現(xiàn)了的模糊PID控制功能。 該控制算法模塊的FPGA實現(xiàn)很好的避免了因CPU或者其它問題導(dǎo)致算法程序跑飛、程序死循環(huán)、復(fù)位不可靠等問題，提高了控制的可靠性。同時加強了模塊的通用性，減少了系統(tǒng)硬件開發(fā)周期，節(jié)省了外圍設(shè)備的電路，降低了設(shè)計開發(fā)成本。
上傳時間： 2013-07-21
上傳用戶：thinode
全球定位系統(tǒng)(Global Positioning System—GPS)是新一代衛(wèi)星導(dǎo)航定位系統(tǒng)，具有全球、全天候、連續(xù)、高精度導(dǎo)航與定位功能，能夠為廣大用戶提供精確的三維坐標(biāo)、速度和時間信息。因此，GPS系統(tǒng)被廣泛地應(yīng)用于生活中的各個領(lǐng)域。GPS系統(tǒng)用戶主要是各種型號的接收機，而捕獲跟蹤技術(shù)是接收機的關(guān)鍵技術(shù)，同時也是一個技術(shù)難點。在GPS接收機中，導(dǎo)航電文是用戶定位和導(dǎo)航的數(shù)據(jù)基礎(chǔ)，為了得到導(dǎo)航電文必須要對GPS信號進行捕獲跟蹤。本文詳細(xì)研究了GPS信號捕獲跟蹤技術(shù)，并進行了FPGA設(shè)計。 @@ 本文首先概述了GPS系統(tǒng)信號結(jié)構(gòu)和GPS接收機工作原理，對GPS信號調(diào)制機理進行詳細(xì)地闡述，重點分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎(chǔ)理論，重點研究時域滑動相關(guān)捕獲方法，深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數(shù)的GPS中頻發(fā)生器，并在此平臺上，對GPS信號時域滑動相關(guān)捕獲算法進行仿真與分析。 @@ 接著重點研究了GPS信號跟蹤技術(shù)，系統(tǒng)分析碼跟蹤環(huán)路和載波跟蹤環(huán)路結(jié)構(gòu)框圖以及算法。在碼跟蹤環(huán)路方面，選用并分析了能分離載波的非相干超前滯后碼鎖定環(huán)的工作機理。在載波跟蹤環(huán)路中選用對導(dǎo)航電文數(shù)據(jù)相位翻轉(zhuǎn)不敏感的科斯塔斯環(huán)，并用數(shù)學(xué)模型分析GPS信號的解調(diào)過程。之后對整個跟蹤環(huán)路進行MATLAB仿真，結(jié)果表明環(huán)路參數(shù)設(shè)計滿足要求，并能成功解調(diào)出GPS導(dǎo)航電文。 @@ 最后本文在QuartusII環(huán)境下完成對GPS信號捕獲跟蹤系統(tǒng)的FPGA設(shè)計。根據(jù)對相關(guān)器硬件結(jié)構(gòu)框架，對算法中各個模塊的實現(xiàn)進行詳細(xì)的說明，包括頂層設(shè)計到CA碼、NCO等重要模塊設(shè)計，并給出了仿真結(jié)果。 @@關(guān)鍵詞：GPS接收機；捕獲；跟蹤；MATLAB仿真：FPGA
上傳時間： 2013-06-16
上傳用戶：jacking
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
