TI公司全系列sch元件庫(包括5402)
上傳時間： 2013-07-04
上傳用戶：jingfeng0192
隨著通訊技術(shù)和電力系統(tǒng)的發(fā)展，對通訊用電源和電力操作電源的性能、重量、體積、效率和可靠性都提出了更高的要求。而應用于中大功率場合的全橋變換器與軟開關(guān)的結(jié)合解決了這一問題。因此，對其進行研究設計具有十分重要的意義。 首先，論文闡述PWM DC/DC變換器的軟開關(guān)技術(shù)，且根據(jù)移相控制PWM全橋變換器的主電路拓撲結(jié)構(gòu)，選定適合于本論文的零電壓開關(guān)軟開關(guān)技術(shù)的電路拓撲，并對其基本工作原理進行闡述，同時給出ZVS軟開關(guān)的實現(xiàn)策略。 其次，對選定的主電路拓撲結(jié)構(gòu)進行電路設計，給出主電路中各參量的設計及參數(shù)的計算方法，包括輸入、輸出整流橋及逆變橋的器件的選型，輸入整流濾波電路的參數(shù)設計、高頻變壓器及諧振電感的參數(shù)設計以及輸出整流濾波電路的參數(shù)設計。 然后，論述移相控制電路的形成，對移相控制芯片進行選擇，同時對移相控制芯片UC3875進行詳細的分析和設計。對主功率管MOSFET的驅(qū)動電路進行分析和設計。 最后，基于理論計算，對系統(tǒng)主電路進行仿真，研究其各部分設計的參數(shù)是否合乎實際電路。搭建移相控制ZV SDC/DC全橋變換器的實驗平臺，在系統(tǒng)實驗平臺上做了大量的實驗。 實驗結(jié)果表明，論文所設計的DC/DC變換器能很好的實現(xiàn)軟開關(guān)，提高效率，使輸出電壓得到穩(wěn)定控制，最后通過調(diào)整移相控制電路，可實現(xiàn)直流輸出的寬范圍調(diào)整，具有很好的工程實用價值。
上傳時間： 2013-08-04
上傳用戶：zklh8989
全功能交通燈設計+智能交通燈 全功能交通燈設計+智能交通燈
上傳時間： 2013-06-19
上傳用戶：xg262122
60年代初，國際上首次將B超診斷儀應用于臨床診斷，40多年來B超診斷儀的發(fā)展極為迅速。隨著數(shù)字信號處理及計算機技術(shù)的發(fā)展，目前國際上先進水平的超聲診斷設備幾乎每一個環(huán)節(jié)都包含著數(shù)字信號處理的內(nèi)容，研制全數(shù)字化的超聲診斷設備已成為發(fā)展趨勢。 @@ 基于FPGA及嵌入式操作系統(tǒng)的全數(shù)字超聲診斷系統(tǒng)具有技術(shù)含量高、便攜的特點，可用數(shù)字硬件電路來實現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實時處理。 @@ 本文從超聲診斷原理入手，在對超聲診斷系統(tǒng)中的幾個關(guān)鍵技術(shù)進行分析的基礎上，重點研究開發(fā)超聲診斷系統(tǒng)中數(shù)字信號處理部分的兩個核心算法。以FPGA芯片為載體，在Quartus Ⅱ平臺中采用Verilog HDL語言進行編程并仿真驗證，分別實現(xiàn)了數(shù)字FIR濾波器及CORDIC坐標變換兩個模塊的功能。另外，采用Verilog HDL語言對應用于圖像顯示模塊的SPI接口進行了編程設計，編譯下載至FPGA中，最終實現(xiàn)了與ARM A8的OMPG3530板之間高速串行數(shù)據(jù)的傳輸。 @@ 采用在單片F(xiàn)PGA芯片內(nèi)實現(xiàn)數(shù)字式超聲診斷部分核心算法并與高性能ARMA8處理器相配合的數(shù)字信號處理解決方案，具有高速度、高精度、高集成度、便攜的特點，為全數(shù)字化便攜超聲診斷設備的研制打下了基礎。 @@關(guān)鍵詞：超聲診斷系統(tǒng)；FPGA；數(shù)字FIR濾波器；CORDIC算法；SPI總線
標簽： FPGA 全數(shù)字 超聲診斷系統(tǒng)
上傳時間： 2013-07-07
上傳用戶：hxy200501
最全的IC封裝代號及尺寸 幫助我們更快的找到藥封裝的器件
上傳時間： 2013-06-12
上傳用戶：zyt
電子技術(shù)基礎 很全的電子元器件基礎知識講義.rar
上傳時間： 2013-05-25
上傳用戶：003030
現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應用于通信、消費類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質(zhì)量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設計和模擬設計。雖然用模擬的方法實現(xiàn)的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數(shù)字的方法來實現(xiàn)。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數(shù)字延時鎖相環(huán)(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產(chǎn)權(quán)的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設計出了符合指標要求的全數(shù)字DLL模塊電路，為開發(fā)自我知識產(chǎn)權(quán)的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術(shù)的發(fā)展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優(yōu)劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數(shù)字DLL整體架構(gòu)設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數(shù)。在設計中，用Verilog-XL對部分電路進行數(shù)字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產(chǎn)品的相應指標。最后完成了輸出電路設計，可以實現(xiàn)時鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
本論文基于直接擴頻通信的理論設計了一種全數(shù)字的中頻接收機，使用Xilinx公司的FPGA芯片xc3s400作為接收機的主芯片，實現(xiàn)中頻數(shù)字信號的下變頻，基帶解調(diào)，PN碼的捕獲及跟蹤環(huán)路的設計并給出了它們的具體設計步驟及RTL級邏輯電路圖。本文對于數(shù)字下變頻器的設計、數(shù)字抑制載波恢復環(huán)的設計進行了詳細的論述，還使用Matlab中的Simulink對本接收機系統(tǒng)所要使用的全數(shù)字Costas環(huán)進行了功能仿真并給出了仿真結(jié)果。 本文使用高速模數(shù)轉(zhuǎn)換器AD9601對中頻模擬信號進行采樣，最后再用高速數(shù)模轉(zhuǎn)換器AD9740還原出原始信息，并給出了它們與核心芯片xc3s400的接口設計方法及原理電路圖。
上傳時間： 2013-07-30
上傳用戶：weiwolkt
LED顯示屏作為一項高新科技產(chǎn)品正引起人們的高度重視，它以其動態(tài)范圍廣，亮度高，壽命長，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個系統(tǒng)實現(xiàn)方案，整個系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過T.D.M.S.解碼恢復出可供LED屏顯示的紅、綠、藍共24位像素數(shù)據(jù)和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流，經(jīng)過位分離操作后存入SRAM進行緩存，再串行輸入至LED顯示屏進行掃描顯示。然后，從多方面論述了該方案的可行性，仔細推導了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點，不僅可以滿足高速圖像數(shù)據(jù)處理對速度的要求，而且增加了設計的靈活性，不需修改電路硬件設計，縮短了設計周期，還可以進行在線升級。
上傳時間： 2013-04-24
上傳用戶：西伯利亞
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個基本參數(shù)，同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測頻系統(tǒng)使用時鐘的提高，測頻技術(shù)有了相當大的發(fā)展，但不管是何種測頻方法，±1個計數(shù)誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數(shù)字測頻方法的優(yōu)缺點。通過分析±1個計數(shù)誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數(shù)，相位再次同步時停止計數(shù)，通過相位同步來消除計數(shù)誤差，然后再通過運算得到實際頻率的大小。根據(jù)M/T法的測頻原理，已經(jīng)出現(xiàn)了等精度的測頻方法，但是還存在±1的計數(shù)誤差。因此，本文根據(jù)等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數(shù)誤差的來源，采用了全同步的測頻原理在FPGA器件上實現(xiàn)了全同步數(shù)字頻率計。根據(jù)全同步數(shù)字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構(gòu)成全同步數(shù)字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結(jié)果。
標簽： FPGA 數(shù)字頻率計
上傳時間： 2013-06-05
上傳用戶：wys0120
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
