【二項(xiàng)式係數(shù) 運(yùn)算】Dev-C++ 學(xué)習(xí),運(yùn)用Dynamic Programming 動(dòng)態(tài)規(guī)劃計(jì)算
標(biāo)簽: Dev-C
上傳時(shí)間: 2016-09-19
上傳用戶:冇尾飛鉈
隨著圖像分辨率的越來(lái)越高,軟件實(shí)現(xiàn)的圖像處理無(wú)法滿足實(shí)時(shí)性的需求;同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門領(lǐng)域。 本文在FPGA平臺(tái)上,用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu),架構(gòu)包括PC機(jī)預(yù)處理和通信軟件,控制模塊,計(jì)算單元,存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn),根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口,不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波,中值濾波,卷積運(yùn)算及高斯濾波,形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略,通過(guò)性能分析,F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高;通過(guò)結(jié)果的比較,發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn),提高了算法的可用性,同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。 整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的,在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究,為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。
上傳時(shí)間: 2013-07-29
上傳用戶:愛(ài)順不順
由于全球定位系統(tǒng)在航天、航空、航海、海洋上程、大地測(cè)量、陸地導(dǎo)航以及軍事上的大量運(yùn)用及其廣闊的應(yīng)用前景,使得GPS接收機(jī)系統(tǒng)成為國(guó)內(nèi)外相關(guān)領(lǐng)域競(jìng)相研究的對(duì)象。GPS系統(tǒng)的用戶部分主要是各種型號(hào)的GPS接收機(jī)。所以GPS接收機(jī)中的微處理器的運(yùn)算能力和功耗直接影響整機(jī)的性能。 本文所研究的是基于ARM微處理器和μC/OS—Ⅱ的嵌入式系統(tǒng)開發(fā)及其在GPS接收機(jī)中的應(yīng)用。介紹了OPS接收機(jī)設(shè)計(jì)原理,分析了接收機(jī)硬件模塊的組成和功能,設(shè)計(jì)了由FPGA和ARM完成基帶信號(hào)處理及導(dǎo)航解算的接收機(jī),建立了基于ARM和μC/OS—Ⅱ的GPS接收機(jī)嵌入式硬件開發(fā)平臺(tái)。研究了嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS—Ⅱ,分析了其內(nèi)核的組成結(jié)構(gòu):與處理器無(wú)關(guān)代碼、處理器相關(guān)代碼、與應(yīng)用相關(guān)代碼,并重點(diǎn)分析和配置了其中與處理器相關(guān)和與應(yīng)用相關(guān)的代碼部分,最終將其成功移植到ARM LPC2290微處理器上。建立了基于ARM LPC2290和μC/OS—Ⅱ的嵌入式系統(tǒng)軟件編譯和調(diào)試的交叉環(huán)境,設(shè)計(jì)了運(yùn)行在此環(huán)境下的中斷和多任務(wù)來(lái)實(shí)現(xiàn)接收機(jī)信號(hào)處理、導(dǎo)航解算及顯示等功能,最終完成了基于ARM和μC/OS—Ⅱ的GPS接收機(jī)軟應(yīng)用件設(shè)計(jì)。 總之,本文從研究嵌入式系統(tǒng)的軟、硬件設(shè)計(jì)及其應(yīng)用著手,掌握了嵌入式系統(tǒng)開發(fā)的核心技術(shù),研制了基于ARM嵌入式開發(fā)平臺(tái)的GPS接收機(jī)。
標(biāo)簽: ARM GPS 嵌入式系統(tǒng) 收機(jī)設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:buffer
隨著圖像分辨率的越來(lái)越高,軟件實(shí)現(xiàn)的圖像處理無(wú)法滿足實(shí)時(shí)性的需求;同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門領(lǐng)域。 本文在FPGA平臺(tái)上,用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu),架構(gòu)包括PC機(jī)預(yù)處理和通信軟件,控制模塊,計(jì)算單元,存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn),根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口,不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波,中值濾波,卷積運(yùn)算及高斯濾波,形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略,通過(guò)性能分析,F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高;通過(guò)結(jié)果的比較,發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn),提高了算法的可用性,同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。 整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的,在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究,為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。
標(biāo)簽: 圖像處理 算法研究 硬件設(shè)計(jì)
上傳時(shí)間: 2013-05-30
上傳用戶:水瓶kmoon5
遺傳算法是一種基于自然選擇原理的優(yōu)化算法,在很多領(lǐng)域有著廣泛的應(yīng)用。但是,遺傳算法使用計(jì)算機(jī)軟件實(shí)現(xiàn)時(shí),會(huì)隨著問(wèn)題復(fù)雜度和求解精度要求的提高,產(chǎn)生很大的計(jì)算延時(shí),這種計(jì)算的延時(shí)限制了遺傳算法在很多實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。為了提升運(yùn)行速度,可以使用FPGA作為硬件平臺(tái),設(shè)計(jì)數(shù)字系統(tǒng)完成遺傳算法。和軟件實(shí)現(xiàn)相比,硬件實(shí)現(xiàn)盡管在實(shí)時(shí)性和并行性方面具有很大優(yōu)勢(shì),但同時(shí)會(huì)導(dǎo)致系統(tǒng)的靈活性不足、通用性不強(qiáng)。本文針對(duì)上述矛盾,使用基于功能的模塊化思想,將基于FPGA的遺傳算法硬件平臺(tái)劃分成兩類模塊:系統(tǒng)功能模塊和算子功能模塊。針對(duì)不同問(wèn)題,可以在保持系統(tǒng)功能模塊不變的前提下,選擇不同的遺傳算子功能模塊完成所需要的優(yōu)化運(yùn)算。本文基于Xilinx公司的Virtex5系列FPGA平臺(tái),使用VerilogHDL語(yǔ)言實(shí)現(xiàn)了偽隨機(jī)數(shù)發(fā)生模塊、隨機(jī)數(shù)接口模塊、存儲(chǔ)器接口/控制模塊和系統(tǒng)控制模塊等系統(tǒng)功能模塊,以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉(zhuǎn)變異算子模塊等遺傳算法功能模塊,構(gòu)建了系統(tǒng)功能構(gòu)架和遺傳算子庫(kù)。該設(shè)計(jì)方法不僅使遺傳算法平臺(tái)在解決問(wèn)題時(shí)具有更高的靈活性和通用性,而且維持了系統(tǒng)架構(gòu)的穩(wěn)定。本文設(shè)計(jì)了多峰值、不連續(xù)、不可導(dǎo)函數(shù)的極值問(wèn)題和16座城市的旅行商問(wèn)題 (TSP)對(duì)遺傳算法硬件平臺(tái)進(jìn)行了測(cè)試。根據(jù)測(cè)試結(jié)果,該硬件平臺(tái)表現(xiàn)良好,所求取的最優(yōu)解誤差均在1%以內(nèi)。相對(duì)于軟件實(shí)現(xiàn),該系統(tǒng)在求解一些復(fù)雜問(wèn)題時(shí),速度可以提高2個(gè)數(shù)量級(jí)。最后,本文使用FPGA實(shí)現(xiàn)了粗粒度并行遺傳算法模型,并用于 TSP問(wèn)題的求解。將硬件平臺(tái)的運(yùn)行速度在上述基礎(chǔ)上提高了近1倍,取得了顯著的效果。關(guān)鍵詞:遺傳算法,硬件實(shí)現(xiàn),并行設(shè)計(jì),F(xiàn)PGA,TSP
標(biāo)簽: FPGA 算法 硬件實(shí)現(xiàn)
上傳時(shí)間: 2013-06-15
上傳用戶:hakim
15.2 已經(jīng)加入了有關(guān)貫孔及銲點(diǎn)的Z軸延遲計(jì)算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項(xiàng). 點(diǎn)選 Electrical Constraints dialog box 下 Options 頁(yè)面 勾選 Z-Axis delay欄.
上傳時(shí)間: 2013-10-08
上傳用戶:王慶才
許多電信和計(jì)算應(yīng)用都需要一個(gè)能夠從非常低輸入電壓獲得工作電源的高效率降壓型 DC/DC 轉(zhuǎn)換器。高輸出功率同步控制器 LT3740 就是這些應(yīng)用的理想選擇,該器件能把 2.2V 至 22V 的輸入電源轉(zhuǎn)換為低至 0.8V 的輸出,並提供 2A 至 20A 的負(fù)載電流。其應(yīng)用包括分布式電源繫統(tǒng)、負(fù)載點(diǎn)調(diào)節(jié)和邏輯電源轉(zhuǎn)換。
上傳時(shí)間: 2013-12-30
上傳用戶:arnold
MCP定時(shí)器產(chǎn)生中心對(duì)稱PWM輸出:PWM波是一種脈寬可調(diào)的脈沖波,用于交、直流電機(jī)的電壓控制。PWM一共有兩種調(diào)整方法,一是定頻調(diào)寬、另一種是定寬調(diào)頻。其中定頻調(diào)寬是種最常見(jiàn)的脈寬調(diào)制方式,它使脈沖波的頻率保持不變,只調(diào)整脈沖寬度。同時(shí)定頻調(diào)寬的PWM波形也分為兩種,一種是單邊的PWM,另一種是中心對(duì)稱的雙邊PWM。中心對(duì)稱的PWM主要應(yīng)用在需要對(duì)稱PWM波形的場(chǎng)合,如半橋、全橋的雙極性驅(qū)動(dòng)等。中心對(duì)稱的PWM的生成原理如圖1-2所示:定時(shí)計(jì)數(shù)器工作在連續(xù)增減計(jì)數(shù)方式,在計(jì)數(shù)初值設(shè)置為0且比較值小于周期值的條件下,當(dāng)增計(jì)數(shù)過(guò)程中計(jì)數(shù)值和比較值匹配時(shí)置位輸出,而在周期匹配時(shí)會(huì)改計(jì)數(shù)方向?yàn)闇p計(jì)數(shù),當(dāng)減計(jì)數(shù)過(guò)程中計(jì)數(shù)值和比較值匹配時(shí)復(fù)位輸出,當(dāng)減計(jì)數(shù)到零時(shí)會(huì)改計(jì)數(shù)方向?yàn)樵鲇?jì)數(shù),開始下一個(gè)循環(huán)。因此中心對(duì)稱的PWM的周期為設(shè)定周期的二倍,占空比為:%100))((×−TPRNTPR(N為比較匹配數(shù)據(jù),TPR為周期寄存器的值)。比較值的改變會(huì)影響PWM的兩邊的波形,并且兩邊相對(duì)高電平的中心對(duì)稱,這便是中心對(duì)稱雙邊PWM波形的特點(diǎn)。如果比較值為零,那么PWM將一直輸出高電平;如比較值大于等于周期值,則PWM會(huì)一直輸出低電平,占空比為0。
標(biāo)簽: MCP PWM 定時(shí)器 對(duì)稱
上傳時(shí)間: 2013-11-13
上傳用戶:sammi
微型51/AVR 編程器套件裝配說(shuō)明書 請(qǐng)您在動(dòng)手裝配這個(gè)編程器之前,務(wù)必先看完本說(shuō)明書,避免走彎路。 1.收到套件后請(qǐng)對(duì)照元器件列表檢查一下,元件、配件是否齊全? Used Part Type Designator ==== ================ ========== 1 1k R6 1 1uf 50V C11 5 2k2 R2 R3 R4 R5 R11 1 10K*8 RN1 2 11.0592MHZ Q1 Q2 1 12V,0.5W D2 2 15k R7 R8 2 21k R9 R10 4 33p C6 C7 C8 C9 1 47uf 25V C10 1 74HC164 IC6 2 78L05 IC4 IC5 1 100uf 25V C12 1 220R R1 1 AT89C51 IC2 1 B40C800(W02) D1 2 BS170 T1 T2 1 BS250 T3 1 DB9/F J2 1 J1X2 J1 1 LED GN5 D3 1 LM317L IC1 1 TLC2272 IC7 1 ZIF40 IC3 5 1uf C1 C2 C3 C4 C5 另外,套件配有1.5米串行電纜一根和配套的PCB一塊,不含電源。編程器使用的15V交流電源或12V直流電源需要自己配套。2.裝配要點(diǎn):先焊接阻容元件,3個(gè)集成電路插座(IC2,IC7,IC6)其次是晶振, 全橋,穩(wěn)壓IC 等,然后焊接J2,最后焊接T1,T2,T3三只場(chǎng)效應(yīng)管。焊接場(chǎng)效應(yīng)管時(shí)務(wù)必按照以下方法:拔去電烙鐵的電源,使用電烙鐵余溫去焊接三只場(chǎng)效應(yīng)管,否則靜電很容易損壞管子。這是裝配成功的關(guān)鍵。這三只管子有問(wèn)題,最典型的現(xiàn)象是不能聯(lián)機(jī)。由于電源插座封裝比較特殊,國(guó)內(nèi)無(wú)法配套上,已改用電源線接線柱,可直接焊接在PCB板焊盤上,如下圖1所示(在下圖中兩個(gè)紅色圓圈內(nèi)指示的焊盤),然后在連接到套件中配套的電源插座上。最近有朋友反映用15V交流比較麻煩,還要另外配變壓器。如果要使用12V的直流電,無(wú)需將全橋焊上,將兩個(gè)接線柱分別焊接在全橋的正負(fù)輸出位置的焊盤上即可,如下圖2所示,藍(lán)色圓圈內(nèi)指示的焊盤,連接電源的時(shí)候要注意正負(fù)極,不要接錯(cuò)了。方形焊盤是正極。40腳ZIF插座焊接前,應(yīng)該將BR1飛線焊接好。注意:由于焊盤比較小,注意焊接溫度,不要高溫長(zhǎng)時(shí)間反復(fù)焊接,會(huì)導(dǎo)致焊盤脫落。
上傳時(shí)間: 2013-12-31
上傳用戶:caiguoqing
特點(diǎn) 精確度0.1%滿刻度 可輸入交直流電流/交直流電壓/電位計(jì)/傳送器...等信號(hào) 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高 2主要規(guī)格 精確度: 0.1% F.S. (23 ±5℃) 顯示值范圍: 0-±19999 digit adjustable 類比輸出解析度: 16 bit DAC 輸出反應(yīng)速度: < 250 ms (0-90%)(>10Hz) 輸出負(fù)載能力: < 10mA for voltage mode < 10V for current mode 輸出之漣波: < 0.1% F.S. 歸零調(diào)整范圍: 0- ±9999 Digit adjustable 最大值調(diào)整范圍: 0- ±9999 Digit adjustable 溫度系數(shù): 50ppm/℃ (0-50℃) 顯示幕: Red high efficiency LEDs high 10.16mm (0.4") 隔離特性: Input/Output/Power/Case 參數(shù)設(shè)定方式: Touch switches 記憶方式: Non-volatile E2PROM memory 絕緣抗阻: >100Mohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-60℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) 安裝方式: Socket/plugin type with barrier terminals CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時(shí)間: 2014-01-05
上傳用戶:eastgan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1