Visual Studio 6.0是Microsoft公司推出的一個可視化應用程序集成開發環境（IDE Integrate Develop Environment）。 Visual Studio IDE不僅支持Visual C++，還支持Visual Basic、Visual J++、Visual InterDev等Microsoft系列開發工具。 本簡介介紹了通過 ActiveX Automation 接口顯示 AutoCAD 對象以及使用 Visual Basic for Applications 編程環境對這些對象進行編程的相關概念。
標簽： Visual Studio Environment Microsoft
上傳時間： 2013-12-16
上傳用戶：sjyy1001
I=imread('fig1.jpg');%從D盤名為myimages的文件夾中讀取。格式為jpg的圖像文件chost J=imnoise(I,'salt & pepper',0.02);%給圖像加入均值為0，方差為0.02的淑鹽噪聲 subplot(2,4,1); imshow(I); title('原始圖像'); subplot(2,4,2); imshow(J); title('加入椒鹽噪聲之后的圖像'); %h=ones(3,3)/9; %產生3 × 3的全1數組 %B=conv2(J,h); %卷積運算 %采用MATLAB中的函數對噪聲干擾的圖像進行濾波 Q=wiener2(J,[3 3]); %對加噪圖像進行二維自適應維納濾波 P=filter2(fspecial('average',3),J)/255; %均值濾波模板尺寸為3 K1=medfilt2(J,[3 3]); %進行3 × 3模板的中值濾波 K2= medfilt2(J,[5 5]); %進行5 × 5模板的中值濾波 K3= medfilt2(J,[7 7]); %進行7 × 7模板的中值濾波 K4= medfilt2(J,[9 9]); %進行9 × 9模板的中值濾波 %顯示濾波后的圖像及標題 subplot(2,4,3); imshow(Q); title('3 × 3模板維納濾波后的圖像'); subplot(2,4,4); imshow(P); title('3 × 3模板均值濾波后的圖像'); subplot(2,4,5); imshow(K1); title('3 × 3模板的中值濾波的圖像'); subplot(2,4,6); imshow(K2); title('5 × 5模板的中值濾波的圖像'); subplot(2,4, 7); imshow(K3); title('7 × 7模板的中值濾波的圖像'); subplot(2,4,8); imshow(K4); title('9 × 9模板的中值濾波的圖像');
上傳時間： 2016-06-02
上傳用戶：wxcr_1
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-07-29
上傳用戶：愛順不順
由于全球定位系統在航天、航空、航海、海洋上程、大地測量、陸地導航以及軍事上的大量運用及其廣闊的應用前景，使得GPS接收機系統成為國內外相關領域競相研究的對象。GPS系統的用戶部分主要是各種型號的GPS接收機。所以GPS接收機中的微處理器的運算能力和功耗直接影響整機的性能。 本文所研究的是基于ARM微處理器和μC/OS—Ⅱ的嵌入式系統開發及其在GPS接收機中的應用。介紹了OPS接收機設計原理，分析了接收機硬件模塊的組成和功能，設計了由FPGA和ARM完成基帶信號處理及導航解算的接收機，建立了基于ARM和μC/OS—Ⅱ的GPS接收機嵌入式硬件開發平臺。研究了嵌入式實時操作系統μC/OS—Ⅱ，分析了其內核的組成結構：與處理器無關代碼、處理器相關代碼、與應用相關代碼，并重點分析和配置了其中與處理器相關和與應用相關的代碼部分，最終將其成功移植到ARM LPC2290微處理器上。建立了基于ARM LPC2290和μC/OS—Ⅱ的嵌入式系統軟件編譯和調試的交叉環境，設計了運行在此環境下的中斷和多任務來實現接收機信號處理、導航解算及顯示等功能，最終完成了基于ARM和μC/OS—Ⅱ的GPS接收機軟應用件設計。 總之，本文從研究嵌入式系統的軟、硬件設計及其應用著手，掌握了嵌入式系統開發的核心技術，研制了基于ARM嵌入式開發平臺的GPS接收機。
上傳時間： 2013-04-24
上傳用戶：buffer
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-05-30
上傳用戶：水瓶kmoon5
遺傳算法是一種基于自然選擇原理的優化算法，在很多領域有著廣泛的應用。但是，遺傳算法使用計算機軟件實現時，會隨著問題復雜度和求解精度要求的提高，產生很大的計算延時，這種計算的延時限制了遺傳算法在很多實時性要求較高場合的應用。為了提升運行速度，可以使用FPGA作為硬件平臺，設計數字系統完成遺傳算法。和軟件實現相比，硬件實現盡管在實時性和并行性方面具有很大優勢，但同時會導致系統的靈活性不足、通用性不強。本文針對上述矛盾，使用基于功能的模塊化思想，將基于FPGA的遺傳算法硬件平臺劃分成兩類模塊：系統功能模塊和算子功能模塊。針對不同問題，可以在保持系統功能模塊不變的前提下，選擇不同的遺傳算子功能模塊完成所需要的優化運算。本文基于Xilinx公司的Virtex5系列FPGA平臺，使用VerilogHDL語言實現了偽隨機數發生模塊、隨機數接口模塊、存儲器接口/控制模塊和系統控制模塊等系統功能模塊，以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉變異算子模塊等遺傳算法功能模塊，構建了系統功能構架和遺傳算子庫。該設計方法不僅使遺傳算法平臺在解決問題時具有更高的靈活性和通用性，而且維持了系統架構的穩定。本文設計了多峰值、不連續、不可導函數的極值問題和16座城市的旅行商問題 (TSP)對遺傳算法硬件平臺進行了測試。根據測試結果，該硬件平臺表現良好，所求取的最優解誤差均在1％以內。相對于軟件實現，該系統在求解一些復雜問題時，速度可以提高2個數量級。最后，本文使用FPGA實現了粗粒度并行遺傳算法模型，并用于 TSP問題的求解。將硬件平臺的運行速度在上述基礎上提高了近1倍，取得了顯著的效果。關鍵詞：遺傳算法，硬件實現，并行設計，FPGA，TSP
上傳時間： 2013-06-15
上傳用戶：hakim
Hopfield 網——擅長于聯想記憶與解迷路 實現H網聯想記憶的關鍵，是使被記憶的模式樣本對應網絡能量函數的極小值。 設有M個N維記憶模式，通過對網絡N個神經元之間連接權 wij 和N個輸出閾值θj的設計，使得: 這M個記憶模式所對應的網絡狀態正好是網絡能量函數的M個極小值。 比較困難，目前還沒有一個適應任意形式的記憶模式的有效、通用的設計方法。 H網的算法 1）學習模式——決定權重 想要記憶的模式，用-1和1的2值表示 模式：-1，-1，1，-1，1，1，... 一般表示： 則任意兩個神經元j、i間的權重： wij=∑ap(i)ap(j)，p=1…p； P：模式的總數 ap(s)：第p個模式的第s個要素（-1或1） wij：第j個神經元與第i個神經元間的權重 i = j時，wij=0，即各神經元的輸出不直接返回自身。 2)想起模式： 神經元輸出值的初始化 想起時，一般是未知的輸入。設xi(0)為未知模式的第i個要素（-1或1） 將xi(0)作為相對應的神經元的初始值，其中，0意味t=0。 反復部分：對各神經元，計算： xi (t+1) = f (∑wijxj（t）-θi), j=1…n, j≠i n—神經元總數 f（）--Sgn（） θi—神經元i發火閾值 反復進行，直到各個神經元的輸出不再變化。
上傳時間： 2015-03-16
上傳用戶：JasonC
詞法分析程序，可對以下的C源程序進行分析：main() {int a[12] ,sum for(i=1 i<=12 i++) {for(j=1 j<=12 j++)scanf("%d",&a[i][j]) } for(i=12 i>=1 i--){ for(j=12 j>=1 j--){ if(i==j&&i+j==13)sum+=a[i][j] } } printf("%c",sum) }
上傳時間： 2013-12-26
上傳用戶：skhlm
一個簡單的類似鋼琴的游戲，能夠發出3個8度音， 低音：1~7； 中音：Q~U或q~u； 高音：A~J或a~j；
標簽： 鋼琴
上傳時間： 2015-06-09
上傳用戶：784533221
Floyd-Warshall算法描述 1)適用范圍： a)APSP(All Pairs Shortest Paths) b)稠密圖效果最佳 c)邊權可正可負 2)算法描述： a)初始化：dis[u,v]=w[u,v] b)For k:=1 to n For i:=1 to n For j:=1 to n If dis[i,j]>dis[i,k]+dis[k,j] Then Dis[I,j]:=dis[I,k]+dis[k,j] c)算法結束：dis即為所有點對的最短路徑矩陣 3)算法小結：此算法簡單有效，由于三重循環結構緊湊，對于稠密圖，效率要高于執行|V|次Dijkstra算法。時間復雜度O(n^3)。 考慮下列變形：如(I,j)∈E則dis[I,j]初始為1,else初始為0，這樣的Floyd算法最后的最短路徑矩陣即成為一個判斷I,j是否有通路的矩陣。更簡單的，我們可以把dis設成boolean類型，則每次可以用“dis[I,j]:=dis[I,j]or(dis[I,k]and dis[k,j])”來代替算法描述中的藍色部分，可以更直觀地得到I,j的連通情況。
標簽： Floyd-Warshall Shortest Pairs Paths
上傳時間： 2013-12-01
上傳用戶：dyctj
