一、問(wèn)題的提出： 某廠根據(jù)計(jì)劃安排，擬將n臺(tái)相同的設(shè)備分配給m個(gè)車間，各車間獲得這種設(shè)備后，可以為國(guó)家提供盈利Ci j(i臺(tái)設(shè)備提供給j號(hào)車間將得到的利潤(rùn)，1≤i≤n，1≤j≤m) 。問(wèn)如何分配，才使國(guó)家得到最大的盈利L 二．算法的基本思想： 利用動(dòng)態(tài)規(guī)劃算法的思想，設(shè)將i臺(tái)設(shè)備分配給j－1個(gè)車間，可以為國(guó)家得到最大利潤(rùn)Li (j-1)(1≤i≤n，1≤j≤m)，那么將這i臺(tái)設(shè)備分配給j個(gè)車間，第j個(gè)車間只能被分配到0～i臺(tái)，所以我們只要算出當(dāng)?shù)趈個(gè)車間分配到t(0<=t<=i)臺(tái)時(shí)提供的最大利潤(rùn)Lt(j-1)+C(i-t)j，
標(biāo)簽：
上傳時(shí)間： 2016-09-19
上傳用戶：希醬大魔王
Visual Studio 6.0是Microsoft公司推出的一個(gè)可視化應(yīng)用程序集成開(kāi)發(fā)環(huán)境（IDE Integrate Develop Environment）。 Visual Studio IDE不僅支持Visual C++，還支持Visual Basic、Visual J++、Visual InterDev等Microsoft系列開(kāi)發(fā)工具。 本簡(jiǎn)介介紹了通過(guò) ActiveX Automation 接口顯示 AutoCAD 對(duì)象以及使用 Visual Basic for Applications 編程環(huán)境對(duì)這些對(duì)象進(jìn)行編程的相關(guān)概念。
標(biāo)簽： Visual Studio Environment Microsoft
上傳時(shí)間： 2013-12-16
上傳用戶：sjyy1001
隨著圖像分辨率的越來(lái)越高，軟件實(shí)現(xiàn)的圖像處理無(wú)法滿足實(shí)時(shí)性的需求；同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門(mén)領(lǐng)域。 本文在FPGA平臺(tái)上，用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計(jì)算單元，存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口，不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略，通過(guò)性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高；通過(guò)結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。 整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開(kāi)發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。
上傳時(shí)間： 2013-07-29
上傳用戶：愛(ài)順不順
由于全球定位系統(tǒng)在航天、航空、航海、海洋上程、大地測(cè)量、陸地導(dǎo)航以及軍事上的大量運(yùn)用及其廣闊的應(yīng)用前景，使得GPS接收機(jī)系統(tǒng)成為國(guó)內(nèi)外相關(guān)領(lǐng)域競(jìng)相研究的對(duì)象。GPS系統(tǒng)的用戶部分主要是各種型號(hào)的GPS接收機(jī)。所以GPS接收機(jī)中的微處理器的運(yùn)算能力和功耗直接影響整機(jī)的性能。 本文所研究的是基于ARM微處理器和μC/OS—Ⅱ的嵌入式系統(tǒng)開(kāi)發(fā)及其在GPS接收機(jī)中的應(yīng)用。介紹了OPS接收機(jī)設(shè)計(jì)原理，分析了接收機(jī)硬件模塊的組成和功能，設(shè)計(jì)了由FPGA和ARM完成基帶信號(hào)處理及導(dǎo)航解算的接收機(jī)，建立了基于ARM和μC/OS—Ⅱ的GPS接收機(jī)嵌入式硬件開(kāi)發(fā)平臺(tái)。研究了嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS—Ⅱ，分析了其內(nèi)核的組成結(jié)構(gòu)：與處理器無(wú)關(guān)代碼、處理器相關(guān)代碼、與應(yīng)用相關(guān)代碼，并重點(diǎn)分析和配置了其中與處理器相關(guān)和與應(yīng)用相關(guān)的代碼部分，最終將其成功移植到ARM LPC2290微處理器上。建立了基于ARM LPC2290和μC/OS—Ⅱ的嵌入式系統(tǒng)軟件編譯和調(diào)試的交叉環(huán)境，設(shè)計(jì)了運(yùn)行在此環(huán)境下的中斷和多任務(wù)來(lái)實(shí)現(xiàn)接收機(jī)信號(hào)處理、導(dǎo)航解算及顯示等功能，最終完成了基于ARM和μC/OS—Ⅱ的GPS接收機(jī)軟應(yīng)用件設(shè)計(jì)。 總之，本文從研究嵌入式系統(tǒng)的軟、硬件設(shè)計(jì)及其應(yīng)用著手，掌握了嵌入式系統(tǒng)開(kāi)發(fā)的核心技術(shù)，研制了基于ARM嵌入式開(kāi)發(fā)平臺(tái)的GPS接收機(jī)。
標(biāo)簽： ARM GPS 嵌入式系統(tǒng) 收機(jī)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：buffer
隨著圖像分辨率的越來(lái)越高，軟件實(shí)現(xiàn)的圖像處理無(wú)法滿足實(shí)時(shí)性的需求；同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門(mén)領(lǐng)域。 本文在FPGA平臺(tái)上，用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計(jì)算單元，存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口，不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略，通過(guò)性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高；通過(guò)結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。 整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開(kāi)發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。
標(biāo)簽： 圖像處理 算法研究 硬件設(shè)計(jì)
上傳時(shí)間： 2013-05-30
上傳用戶：水瓶kmoon5
遺傳算法是一種基于自然選擇原理的優(yōu)化算法，在很多領(lǐng)域有著廣泛的應(yīng)用。但是，遺傳算法使用計(jì)算機(jī)軟件實(shí)現(xiàn)時(shí)，會(huì)隨著問(wèn)題復(fù)雜度和求解精度要求的提高，產(chǎn)生很大的計(jì)算延時(shí)，這種計(jì)算的延時(shí)限制了遺傳算法在很多實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。為了提升運(yùn)行速度，可以使用FPGA作為硬件平臺(tái)，設(shè)計(jì)數(shù)字系統(tǒng)完成遺傳算法。和軟件實(shí)現(xiàn)相比，硬件實(shí)現(xiàn)盡管在實(shí)時(shí)性和并行性方面具有很大優(yōu)勢(shì)，但同時(shí)會(huì)導(dǎo)致系統(tǒng)的靈活性不足、通用性不強(qiáng)。本文針對(duì)上述矛盾，使用基于功能的模塊化思想，將基于FPGA的遺傳算法硬件平臺(tái)劃分成兩類模塊：系統(tǒng)功能模塊和算子功能模塊。針對(duì)不同問(wèn)題，可以在保持系統(tǒng)功能模塊不變的前提下，選擇不同的遺傳算子功能模塊完成所需要的優(yōu)化運(yùn)算。本文基于Xilinx公司的Virtex5系列FPGA平臺(tái)，使用VerilogHDL語(yǔ)言實(shí)現(xiàn)了偽隨機(jī)數(shù)發(fā)生模塊、隨機(jī)數(shù)接口模塊、存儲(chǔ)器接口/控制模塊和系統(tǒng)控制模塊等系統(tǒng)功能模塊，以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉(zhuǎn)變異算子模塊等遺傳算法功能模塊，構(gòu)建了系統(tǒng)功能構(gòu)架和遺傳算子庫(kù)。該設(shè)計(jì)方法不僅使遺傳算法平臺(tái)在解決問(wèn)題時(shí)具有更高的靈活性和通用性，而且維持了系統(tǒng)架構(gòu)的穩(wěn)定。本文設(shè)計(jì)了多峰值、不連續(xù)、不可導(dǎo)函數(shù)的極值問(wèn)題和16座城市的旅行商問(wèn)題 (TSP)對(duì)遺傳算法硬件平臺(tái)進(jìn)行了測(cè)試。根據(jù)測(cè)試結(jié)果，該硬件平臺(tái)表現(xiàn)良好，所求取的最優(yōu)解誤差均在1％以內(nèi)。相對(duì)于軟件實(shí)現(xiàn)，該系統(tǒng)在求解一些復(fù)雜問(wèn)題時(shí)，速度可以提高2個(gè)數(shù)量級(jí)。最后，本文使用FPGA實(shí)現(xiàn)了粗粒度并行遺傳算法模型，并用于 TSP問(wèn)題的求解。將硬件平臺(tái)的運(yùn)行速度在上述基礎(chǔ)上提高了近1倍，取得了顯著的效果。關(guān)鍵詞：遺傳算法，硬件實(shí)現(xiàn)，并行設(shè)計(jì)，F(xiàn)PGA，TSP
標(biāo)簽： FPGA 算法 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-15
上傳用戶：hakim
AT89C2051驅(qū)動(dòng)步進(jìn)電機(jī)的電路和源碼:AT89C2051驅(qū)動(dòng)步進(jìn)電機(jī)的電路和源碼 程序:stepper.c stepper.hex/* * STEPPER.C * sweeping stepper's rotor cw and cww 400 steps * Copyright (c) 1999 by W.Sirichote */＃i nclude c:\mc5151io.h /* include i/o header file */ ＃i nclude c:\mc5151reg.hregister unsigned char j,flag1,temp; register unsigned int cw_n,ccw_n;unsigned char step[8]={0x80,0xc0,0x40,0x60,0x20,0x30,0x10,0x90} #define n 400/* flag1 mask byte 0x01 run cw() 0x02 run ccw() */main(){ flag1=0; serinit(9600); disable(); /* no need timer interrupt */ cw_n = n; /* initial step number for cw */ flag1 |=0x01; /* initial enable cw() */while(1){ { tick_wait(); /* wait for 10ms elapsed */energize(); /* round-robin execution the following tasks every 10ms */ cw(); ccw(); } }}cw(){ if((flag1&0x01)!=0) { cw_n--; /* decrement cw step number */ if (cw_n !=0) j++; /* if not zero increment index j */ else {flag1&=~0x01; /* disable cw() execution */ ccw_n = n; /* reload step number to ccw counter */ flag1 |=0x02; /* enable cww() execution */ } }
上傳時(shí)間： 2013-11-21
上傳用戶：boyaboy
有N個(gè)城市，編號(hào)為0、1…N-1，每個(gè)城市之間的路徑長(zhǎng)度保存在二位數(shù)組a中，如a[i][j]表示城市i與城市j的路徑長(zhǎng)度。求某個(gè)城市到其余城市的最短路徑。
標(biāo)簽： 城市
上傳時(shí)間： 2014-01-05
上傳用戶：徐孺
車牌定位－－－VC++源代碼程序 1.24位真彩色->256色灰度圖。 2.預(yù)處理:中值濾波。 3.二值化:用一個(gè)初始閾值T對(duì)圖像A進(jìn)行二值化得到二值化圖像B。 初始閾值T的確定方法是:選擇閾值T=Gmax-(Gmax-Gmin)/3,Gmax和Gmin分別是最高、最低灰度值。 該閾值對(duì)不同牌照有一定的適應(yīng)性,能夠保證背景基本被置為0,以突出牌照區(qū)域。 4.削弱背景干擾。對(duì)圖像B做簡(jiǎn)單的相鄰像素灰度值相減,得到新的圖像G,即Gi,j=|Pi,j-Pi,j-1|i=0,1,…,439 j=0,1,…,639Gi,0=Pi,0,左邊緣直接賦值,不會(huì)影響整體效果。 5.用自定義模板進(jìn)行中值濾波 區(qū)域灰度基本被賦值為0。考慮到文字是由許多短豎線組成,而背景噪聲有一大部分是孤立噪聲,用模板(1,1,1,1,1)T對(duì)G進(jìn)行中值濾波,能夠得到除掉了大部分干擾的圖像C。 6.牌照搜索:利用水平投影法檢測(cè)車牌水平位置,利用垂直投影法檢測(cè)車牌垂直位置。 7.區(qū)域裁剪,截取車牌圖像。
上傳時(shí)間： 2013-11-26
上傳用戶：懶龍1988
1.24位真彩色->256色灰度圖。 2.預(yù)處理:中值濾波。 3.二值化:用一個(gè)初始閾值T對(duì)圖像A進(jìn)行二值化得到二值化圖像B。 初始閾值T的確定方法是:選擇閾值T=Gmax-(Gmax-Gmin)/3,Gmax和Gmin分別是最高、最低灰度值。 該閾值對(duì)不同牌照有一定的適應(yīng)性,能夠保證背景基本被置為0,以突出牌照區(qū)域。 4.削弱背景干擾。對(duì)圖像B做簡(jiǎn)單的相鄰像素灰度值相減,得到新的圖像G,即Gi,j=|Pi,j-Pi,j-1|i=0,1,…,439 j=0,1,…,639Gi,0=Pi,0,左邊緣直接賦值,不會(huì)影響整體效果。 5.用自定義模板進(jìn)行中值濾波 區(qū)域灰度基本被賦值為0。考慮到文字是由許多短豎線組成,而背景噪聲有一大部分是孤立噪聲,用模板(1,1,1,1,1)T對(duì)G進(jìn)行中值濾波,能夠得到除掉了大部分干擾的圖像C。 6.牌照搜索:利用水平投影法檢測(cè)車牌水平位置,利用垂直投影法檢測(cè)車牌垂直位置。 7.區(qū)域裁剪,截取車牌圖像。
上傳時(shí)間： 2014-01-08
上傳用戶：songrui
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
