核化的直接判別分析(KDLDA)代碼,MATLAB寫的。
標(biāo)簽: KDLDA 判別 分 代碼
上傳時間: 2013-12-20
上傳用戶:葉山豪
通過核來泛化的判別分析(GDA)代碼,MATLAB寫的。
標(biāo)簽: GDA 判別 分 代碼
上傳時間: 2013-12-22
上傳用戶:大融融rr
uboot針對三星公司的s3c2410(arm920T核)的初始化源代碼。
標(biāo)簽: s3c2410 uboot 920T arm
上傳時間: 2014-01-08
上傳用戶:wys0120
關(guān)于FPGA的一些常識及含IP核的VHDL設(shè)計源代碼。
標(biāo)簽: FPGA VHDL 常識 IP核
上傳時間: 2013-12-11
上傳用戶:xmsmh
VHDL中IP核之參數(shù)化觸發(fā)器中文使用介紹
標(biāo)簽: VHDL IP核 參數(shù) 觸發(fā)器
上傳時間: 2014-01-16
上傳用戶:宋桃子
VHDL中IP核之參數(shù)化加減法器中文使用介紹
標(biāo)簽: VHDL IP核 參數(shù) 減法器
上傳時間: 2014-01-15
上傳用戶:cursor
完整的用VERILOG語言開發(fā)的USB2.0 IP核源代碼,包括文檔、仿真文件
標(biāo)簽: VERILOG USB 2.0 IP核
上傳時間: 2015-07-09
上傳用戶:維子哥哥
本書主要介紹Altera公司的軟核CPU——nios和采用該CPU進(jìn)行嵌入式系統(tǒng)設(shè)計的流程與方法。并以此為著眼點,介紹Altera的片上可編程系統(tǒng)SOPC的設(shè)計原理與實踐技術(shù),引領(lǐng)讀者在低投入的情況下,較快地進(jìn)入片上系統(tǒng)soc的殿堂。
標(biāo)簽: CPU Altera nios 軟核
上傳時間: 2013-12-13
上傳用戶:haoxiyizhong
本書以Altera公司開發(fā)的NIOS嵌入式處理器軟核為例,介紹了嵌入式處理器的組成原理和開發(fā)應(yīng)用。介紹NIOS系統(tǒng)設(shè)計和c程序編程與調(diào)試。
標(biāo)簽: Altera NIOS 嵌入式處理器 軟核
上傳時間: 2015-07-17
上傳用戶:yph853211
IP核生成器生成 ip 后有兩個文件對我們比較有用,假設(shè)生成了一個 asyn_fifo 的核,則 asyn_fifo.veo 給出了例化該核方式(或者在 Edit->Language Template->COREGEN 中找到 verilog/VHDL 的例化方式)。asyn_fifo.v 是該核的行為模型,主要調(diào)用了 xilinx 行為模型庫 的模塊,仿真時該文件也要加入工程。
標(biāo)簽: ip IP核 生成器 比較
上傳時間: 2014-01-05
上傳用戶:頂?shù)弥?/p>
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1