大圓機(jī)是一種涉及到計(jì)算機(jī)、機(jī)械、電子、控制等諸多領(lǐng)域，比較復(fù)雜的典型機(jī)電一體化產(chǎn)品。近幾年來，伴隨著我國針織行業(yè)的快速發(fā)展，大圓機(jī)的需求日益加大，傳統(tǒng)的基于MCU面板控制和采用薄膜按鍵方式的大圓機(jī)控制系統(tǒng)已經(jīng)無法滿足需求。隨著微處理器技術(shù)的發(fā)展，嵌入式技術(shù)以其高集成度和高穩(wěn)定性、高性價比在工控領(lǐng)域有著廣闊的應(yīng)用前景。 近幾年，隨著嵌入式技術(shù)的發(fā)展，對人機(jī)界面的要求越來越高，友好的圖形人機(jī)界面為嵌入式系統(tǒng)的人機(jī)交互提供了豐富的圖形圖像信息。uC/GUI是一款不僅可以實(shí)現(xiàn)快速開發(fā)，而且能夠提供低功耗型GUI支持的嵌入式GUI軟件。用戶可以使用它方便地定制出自己的圖形用戶界面，完成各種應(yīng)用程序的開發(fā)。因此已經(jīng)被越來越多的領(lǐng)域所采用。 本文在對大圓機(jī)系統(tǒng)的功能和控制要求進(jìn)行分析的基礎(chǔ)上，提出了一個以ARM微處理器和CPLD器件為中心構(gòu)建硬件平臺、基于uC/OS-Ⅱ和uC/GUI的嵌入式大圓機(jī)控制系統(tǒng)解決方案。 此方案中的硬件平臺由主CPU核心應(yīng)用系統(tǒng)電路、人機(jī)交互接口電路、協(xié)處理器CPLD模塊電路等部分組成。主CPU采用Samsung公司的基于ARM7內(nèi)核的S3C44BOX處理器，人機(jī)交互接口電路采用觸摸屏和LCD液晶顯示器，為了解決閉環(huán)控制的問題，采用了CPLD作為協(xié)處理器，進(jìn)行外圍擴(kuò)展構(gòu)成控制電路，軟件部分包括uC/OS-Ⅱ、Boot Loader、設(shè)備驅(qū)動程序、人機(jī)界面和主控制應(yīng)用程序等。其中Boot Loader支持系統(tǒng)啟動,程序下載到RAM執(zhí)行和燒寫到Flash存儲器等功能,而人機(jī)界面和主控制應(yīng)用程序則基于設(shè)備驅(qū)動程序?qū)崿F(xiàn)了對于大圓機(jī)系統(tǒng)的控制。 與傳統(tǒng)的基于MCU或工控機(jī)的大圓機(jī)控制系統(tǒng)相比，基于此設(shè)計(jì)方案實(shí)現(xiàn)的控制系統(tǒng)具有低成本、高集成度和高性能等特點(diǎn)，具有較大的實(shí)用價值和廣闊的應(yīng)用前景。
標(biāo)簽： CPLD ARM 控制系統(tǒng)
上傳時間： 2013-07-13
上傳用戶：皇族傳媒
高性能濾波器是現(xiàn)代信號處理的一種基本電路，傳統(tǒng)的設(shè)計(jì)思想和方法運(yùn)算量大，存在優(yōu)化復(fù)雜的缺點(diǎn)。本文采用Pspice 的仿真優(yōu)化工具對二階低通濾波器基于通帶寬度的目標(biāo)進(jìn)行了優(yōu)化和仿真，結(jié)果表明優(yōu)化目標(biāo)和仿
標(biāo)簽： Pspice 低通濾波器 優(yōu)化設(shè)計(jì) 仿真分析
上傳時間： 2013-06-25
上傳用戶：1134473521
DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工具,直接計(jì)算DFT的計(jì)算量與變換區(qū)間長度N的平方成正比.當(dāng)N較大時,因計(jì)算量太大,直接用DFT算法進(jìn)行譜分析和喜好的實(shí)時處理是不切實(shí)際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運(yùn)算效率提高1~2個數(shù)量級.本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模可編程邏輯器件實(shí)現(xiàn)FFT的算法.本設(shè)計(jì)主要采用先進(jìn)的基-4DIT算法研制一個具有實(shí)用價值的FFT實(shí)時硬件處理器.在FFT實(shí)時硬件處理器的設(shè)計(jì)實(shí)現(xiàn)過程中,利用遞歸結(jié)構(gòu)以及成組浮點(diǎn)制運(yùn)算方式,解決了蝶形計(jì)算、數(shù)據(jù)傳輸和存儲操作協(xié)調(diào)一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部,使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實(shí)際合理地解決了資源和速度之間相互制約的問題.本設(shè)計(jì)采用Verilog HDL硬件描述語言進(jìn)行設(shè)計(jì),由于在設(shè)計(jì)中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計(jì)效率.
標(biāo)簽： FPGA FFT 數(shù)字處理器 硬件實(shí)現(xiàn)
上傳時間： 2013-06-20
上傳用戶：小碼農(nóng)lz
伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護(hù)等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來,FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運(yùn)算速度快,編程方便等優(yōu)點(diǎn)廣泛應(yīng)用與IC設(shè)計(jì)、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數(shù)據(jù)量大的特點(diǎn),使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設(shè)計(jì)上,針對HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計(jì)方法,有效的避免了信號的反射,串?dāng)_等不良現(xiàn)象。同時在對HDMI規(guī)范和DDR2 SDRAM時序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開發(fā)平臺QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過。 論文的主要工作和創(chuàng)新點(diǎn)表現(xiàn)在以下幾個方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲器件DDR2的時序規(guī)范。 2、論文搭建的整個系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費(fèi)了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅(qū)動顯示器件,區(qū)別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
標(biāo)簽： FPGA HDMI 顯示系統(tǒng)
上傳時間： 2013-06-22
上傳用戶：784533221
PWM(脈沖寬度調(diào)制)是一種利用數(shù)字信號來控制模擬電路的控制技術(shù)，廣泛應(yīng)用于電源、電機(jī)、伺服系統(tǒng)、通信系統(tǒng)、電子控制器、功率控制等電力電子設(shè)備。PWM技術(shù)在逆變電路中的應(yīng)用最為廣泛，也是變頻技術(shù)的核心，同時在機(jī)床，液壓位置控制系統(tǒng)等機(jī)械裝置中也發(fā)揮著重要的作用。PWM技術(shù)已經(jīng)成為控制領(lǐng)域的一個熱點(diǎn)，因此研究PWM發(fā)生器對于基礎(chǔ)理論的發(fā)展和技術(shù)的改進(jìn)都有十分重要的意義。 論文研究的主要內(nèi)容是用任意波形作為調(diào)制信號通過特定的方法來產(chǎn)生所需要的PWM波形，任意波形的合成和PWM波形的生成是兩個主要任務(wù)。任意波形的合成是課題設(shè)計(jì)的一個難點(diǎn)，也是影響系統(tǒng)性能的關(guān)鍵因素之一。論文中波形合成采用直接數(shù)字頻率合成(DDS)技術(shù)來實(shí)現(xiàn)。DDS技術(shù)以相位為地址，通過查找離散幅度數(shù)據(jù)進(jìn)行波形合成，具有輸出波形相位變化連續(xù)、分辨率高、頻率轉(zhuǎn)換速率快的優(yōu)點(diǎn)，而且通過設(shè)置控制字可靈活方便地改變輸出頻率，是目前波形合成的主流方法。 實(shí)現(xiàn)PWM發(fā)生器的設(shè)計(jì)方法有多種。在綜合比較了單片機(jī)、DSP、ARM等常用開發(fā)工具特點(diǎn)的基礎(chǔ)上，本文提出了一種以可編程邏輯器件(PLD)為主體，單片機(jī)輔助配合的設(shè)計(jì)方法。隨著計(jì)算機(jī)技術(shù)和微電了技術(shù)的迅速發(fā)展，可編程邏輯器件的集成度和容量越來越大，基于PLD的設(shè)計(jì)方法正逐步成為一種主流于段，是近些年來電子系統(tǒng)設(shè)計(jì)的一個熱點(diǎn)。整個系統(tǒng)分為模擬波形產(chǎn)生、單片機(jī)控制電路、FPGA內(nèi)部功能模塊三大部分。FPGA部分的設(shè)計(jì)是以Altera公司的Quartus Ⅱ軟件為開發(fā)平臺，采用VHDL語言為主要輸入手段來完成內(nèi)部各功能模塊的設(shè)計(jì)輸入、編譯、仿真等調(diào)試工作，目標(biāo)載體選用性價比比較高的Altera公司的CycloneⅡ系列的器件；單片機(jī)控制電路主要負(fù)責(zé)控制字的設(shè)置和顯示，波形數(shù)據(jù)的接受與發(fā)送；用MATLAB軟件完成仟意波形的繪制和模擬任務(wù)。 論文共分五章，詳細(xì)介紹了課題的背景、PWM發(fā)生器的發(fā)展和應(yīng)用以及選題的目的和意義等，論述了系統(tǒng)設(shè)計(jì)方案的可行性，對外圍電路和FPAG內(nèi)部功能模塊的設(shè)計(jì)方法進(jìn)行了具體說明，并對仿真結(jié)果、系統(tǒng)的性能、存在的問題和改進(jìn)方法等進(jìn)行了分析和闡述。整個設(shè)計(jì)滿足PWM發(fā)生器的任務(wù)和功能要求，設(shè)計(jì)方法可行。
上傳時間： 2013-06-03
上傳用戶：a155166
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對高沉浸感的虛擬現(xiàn)實(shí)場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計(jì)為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時候就會發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個大場景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時采集圖形服務(wù)器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個ARM處理器模塊，用于上電時對系統(tǒng)在圖像變化處理時所需參數(shù)進(jìn)行傳遞，并能實(shí)時從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時也便于系統(tǒng)擴(kuò)展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分，然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。
上傳時間： 2013-04-24
上傳用戶：1047385479
擴(kuò)頻通信技術(shù)是信息時代的三大高技術(shù)通信傳輸方式之一，與常規(guī)的通信技術(shù)相比。具有低截獲率、強(qiáng)抗噪聲、抗干擾性，具有信息隱蔽和多址通信等特點(diǎn)，目前已從軍事領(lǐng)域向民用領(lǐng)域迅速發(fā)展。在民用化之后，它被迅速推廣到各種公用和專用通信網(wǎng)絡(luò)之中，如衛(wèi)星通信、數(shù)據(jù)傳輸、定位、測距等系統(tǒng)中。 擴(kuò)頻通信技術(shù)中，最常見的是直接序列擴(kuò)頻通信(DSSS)系統(tǒng)，然而目前專用擴(kuò)頻芯片大部分功能都已固化。缺少產(chǎn)品開發(fā)的靈活性。其次，目前用FPGA與DSP相結(jié)合實(shí)現(xiàn)的直接序列擴(kuò)頻的收發(fā)系統(tǒng)比較多，系統(tǒng)復(fù)雜且成本高。另外，現(xiàn)代擴(kuò)頻通信系統(tǒng)在接收和發(fā)送端需要完成許多快速復(fù)雜的信號處理，這對電路的可靠性和處理速度提出了更高的要求。因此，設(shè)計(jì)一個全部用FPGA技術(shù)實(shí)現(xiàn)的擴(kuò)頻通信收、發(fā)系統(tǒng)具有較強(qiáng)的實(shí)際應(yīng)用價值。 根據(jù)FPGA的高速并行處理能力和全硬件實(shí)現(xiàn)的特點(diǎn)，采用直接序列擴(kuò)頻技術(shù)，借助QuartusⅡ6.0及Protel99se工具，完成了系統(tǒng)的軟件仿真和硬件電路設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明，比用傳統(tǒng)的FPGA與DSP相結(jié)合實(shí)現(xiàn)方式，提高了處理速度，減少了硬件延時。同時采用了流水線技術(shù)，提高了系統(tǒng)并行處理的能力。并且系統(tǒng)功能可以通過程序來修改和升級，與專用擴(kuò)頻芯片相比，具有很大的靈活性。所有模塊都集成在一個芯片中，提高了系統(tǒng)的穩(wěn)定性和可靠性。
上傳時間： 2013-05-18
上傳用戶：天天天天
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn)，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計(jì)技術(shù)，深入分析了基于FFT級聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論，在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法，并利用Matlab做了相應(yīng)的仿真比較，驗(yàn)證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進(jìn)行硬件設(shè)計(jì)，詳細(xì)介紹了各個模塊的設(shè)計(jì)和實(shí)現(xiàn)過程，并給出了相應(yīng)的仿真波形和參數(shù)說明。其中，針對定點(diǎn)運(yùn)算的局限性，為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式，參與傅立葉反變換和傅立葉變換的運(yùn)算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運(yùn)算精度；然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn)，針對原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案，使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計(jì)的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。
標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時間： 2013-04-24
上傳用戶：vaidya1bond007b1
數(shù)字存儲示波器（DSO）上世紀(jì)八十年代開始出現(xiàn)，由于當(dāng)時它的帶寬和分辨率較低，實(shí)時性較差，沒有具備模擬示波器的某些特點(diǎn)，因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導(dǎo)體存儲器（RAM）的發(fā)展，數(shù)字存儲示波器的采樣速率和實(shí)時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達(dá)1GHz，分辨率為8Bits，實(shí)時帶寬為200MHz數(shù)字存儲示波器的研制。通過對具體功能和技術(shù)指標(biāo)的分析，提出了FPGA＋ARM架構(gòu)的技術(shù)方案。然后，本文分模塊詳細(xì)敘述了整機(jī)系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計(jì)，數(shù)據(jù)處理模塊軟件的設(shè)計(jì)，以及DSO的GPIB擴(kuò)展接口邏輯模塊的設(shè)計(jì)。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上，提出了本系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。在高速A/D選擇上，國家半導(dǎo)體公司2005年推出的雙通道采樣速率達(dá)500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實(shí)現(xiàn)對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對不同時基情況下多通道數(shù)據(jù)的抽取，處理單元完成對數(shù)據(jù)正弦內(nèi)插的計(jì)算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計(jì)在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機(jī)成本，也減少了電路規(guī)模。 最后，利用ChipscopePro工具對采樣系統(tǒng)進(jìn)行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。
標(biāo)簽： FPGA 高速實(shí)時數(shù) 字存儲 示波器
上傳時間： 2013-07-07
上傳用戶：asdkin
使用VB2008制作的串口收發(fā)工具,可以收發(fā)16進(jìn)制數(shù)據(jù),文本(支持ASCII或UNICODE編碼);具備定時自動發(fā)送功能.系統(tǒng)需要.NET FRAMWORK3.5支持.
上傳時間： 2013-04-24
上傳用戶：qq442012091
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
