cpld,非常好用的源碼.可以為你帶來方便.
標(biāo)簽： cpld 源碼
上傳時間： 2013-09-03
上傳用戶：墻角有棵樹
這是一個用C語言寫的SPI讀寫FPGA的典型代碼，具有一定的參照開發(fā)價值
標(biāo)簽： FPGA SPI C語言 讀寫
上傳用戶：hzy5825468
用CADENCE做VHDL語言實驗的教程
標(biāo)簽： CADENCE VHDL 語言實驗 教程
上傳時間： 2013-09-04
上傳用戶：wangchong
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳用戶：a471778
用VHDL語言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
標(biāo)簽： VHDL 語言 編寫 代碼
上傳時間： 2013-09-05
上傳用戶：龍飛艇
用VHDL語言在CPLD/FPGA上實現(xiàn)浮點運算的方法
標(biāo)簽： VHDL CPLD FPGA 語言
上傳用戶：life840315
cpld的入門交流：CPLD的跑馬燈一個簡易型cpld試驗電路用VHDL語言遍的
標(biāo)簽： cpld CPLD VHDL 交流
上傳時間： 2013-09-06
上傳用戶：blacklee
用8031加載ALtera的FPGA，也可用于Xilinx的FPGA的加載
標(biāo)簽： ALtera 8031 FPGA
上傳用戶：txfyddz
用allegro畫的ddr存儲器電路。六層板設(shè)計，很好的參考資料
標(biāo)簽： allegro ddr 存儲器 六層板
上傳用戶：ddddddos
用fpga實現(xiàn)fft
標(biāo)簽： fpga fft
上傳用戶：菁菁聆聽
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
