<pre id="siy2e"></pre> LED照明已確然成為一項主流技術。該項技術正日臻成熟，標志之一就是大量LED照明標準和規(guī)范的陸續(xù)出臺。嚴格的效率要求已存在相當一段時間了，今后仍將不斷提高。但近段時間，LED照明設計師的工作卻更為棘手了，因為要同時滿足以下兩項要求：既要用針對白熾燈的調(diào)光器來實現(xiàn)調(diào)光控制功能，又要實現(xiàn)高功率因數(shù)性能。
標簽： LED 照明應用 無閃爍調(diào)光
上傳時間： 2013-05-27
上傳用戶：cknck
近年來提出的光突發(fā)交換OBS(Optical．Burst Switching)技術，結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點，有效支持高突發(fā)、高速率的多種業(yè)務，成為目前研究的熱點和前沿。 本論文圍繞國家“863”計劃資助課題“光突發(fā)交換關鍵技術和試驗系統(tǒng)”，主要涉及兩個方面：LOBS邊緣節(jié)點核心板和光板FPGA的實現(xiàn)方案，重點關注于邊緣節(jié)點核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡的背景、架構，分析了LOBS網(wǎng)絡的關鍵技術，然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點的總體結(jié)構，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調(diào)度FPGA，SDRAM以及背板驅(qū)動芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點FPGA的具體實現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對數(shù)據(jù)和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發(fā)包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態(tài)表維護的靈活性。在讀寫SDRAM時都采用整頁突發(fā)讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內(nèi)存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個方向，主要是將進入FPGA的數(shù)據(jù)進行同步后按照指定的格式發(fā)送。 第四章總結(jié)了論文的主要內(nèi)容，并對LOBS技術進行展望。本論文組幀算法采用動態(tài)組裝參數(shù)表的方法，可以充分支持各種擴展，包括自適應動態(tài)組裝算法。
上傳時間： 2013-05-26
上傳用戶：AbuGe
隨著我國經(jīng)濟的高速發(fā)展，各類建設工程越來越多，這導致了國家對工程機械的需求越來越大，要求也越來越高。在機械和液壓技術已發(fā)展成熟的今天，信息化和智能化成了工程機械進行產(chǎn)品性能提升的新的突破口。而無線遙控技術是信息化的一個重要方面。 鑒于工程機械設備對無線遙控設備的需求，本文研制了用于工程機械的無線遙控器。因為工程機械對遙控通信的可靠性、抗干擾性和通信距離都有比較高的要求，所以本文沒有選擇紅外、藍牙等技術作為通信手段，而是選用高性能的射頻芯片ADF7020來搭建射頻模塊。在控制器方面，考慮到通信過程中需要進行非常復雜的編解碼運算，所以本文選用了運算速率較快的32位ARM核微控制器LPC2119。 論文首先在對上述兩塊主芯片進行深入研究的基礎上介紹了它們的功能特點和參數(shù)性能，與此同時還介紹了嵌入式系統(tǒng)開發(fā)的相關知識。接著基于這兩塊芯片對遙控器的實施方案進行了設計，包括硬件系統(tǒng)和軟件系統(tǒng)兩方面的內(nèi)容，這構成了論文的主體內(nèi)容之一。然后論文詳細深入的研究和討論了對遙控器通信性能起關鍵作用的差錯控制系統(tǒng)。研究內(nèi)容包括循環(huán)碼、CRC碼、RS碼和交織技術等一系列的信道編碼理論，并且給出了各種編解碼的實現(xiàn)方法。基于這些理論，論文設計了一種CRC碼、RS碼以及交織技術相結(jié)合的差錯控制方法并將其應用在遙控器中，實際測試證明該方法從很大程度上提升了遙控器的通信性能。此外，還實現(xiàn)了遙控器的跳頻功能，可以有效的抵抗同頻干擾。論文的最后簡要介紹了系統(tǒng)開發(fā)調(diào)試環(huán)境以及仿真工具，并總結(jié)了軟件實現(xiàn)過程中對一些關鍵問題的處理辦法。
上傳時間： 2013-05-18
上傳用戶：yyyyyyyyyy
隨著集成電路頻率的提高和多核時代的到來，傳統(tǒng)的高速電互連技術面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優(yōu)勢，成為未來電互連的理想替代者，也成為科學研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網(wǎng)絡論壇)論壇提出的甚短距離光互連協(xié)議，主要面向主干網(wǎng)，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設計，鏈路層功能包括了協(xié)議原語設計，數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設計，流量控制機制設計，協(xié)議通道初始化設計，錯誤檢測機制設計和空閑字符產(chǎn)生、時鐘補償方式設計；物理層功能包含了數(shù)據(jù)的串化和解串功能，多通道情況下的綁定功能，數(shù)據(jù)編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術實現(xiàn)了定制協(xié)議的單通道模式。重點是數(shù)據(jù)鏈路層的實現(xiàn)，物理層采用定制具備其功能的IP(Intellectual Property,知識產(chǎn)權)——RocketIO來實現(xiàn)。實現(xiàn)的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程，使用的設計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對實現(xiàn)的協(xié)議進行了軟件仿真和上扳測試，訪真和測試結(jié)果表明，實現(xiàn)的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統(tǒng)初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好，表明對物理層IP的定制是成功的。
上傳時間： 2013-06-28
上傳用戶：guh000
介紹了線性模擬光耦器件HCNR201的基本原理；闡述了利用該芯片對電壓量進行隔離測量的測試原理以及硬件電路；給出了試驗數(shù)據(jù)以及數(shù)據(jù)處理結(jié)果；證明了改種測試方法的準確性。關鍵詞:HCNR
上傳時間： 2013-07-28
上傳用戶：pompey
數(shù)字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現(xiàn)代雷達系統(tǒng)的重要部件。現(xiàn)代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前，國內(nèi)外對DRFM技術的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現(xiàn)代雷達信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現(xiàn)有的研究基礎上提出了一種便于工程實現(xiàn)的設計方法，給出了基于現(xiàn)場可編程門陣列(Field Programmable Gate Array FPGA)實現(xiàn)的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位，具體實現(xiàn)是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內(nèi)采用數(shù)字正交采樣技術進行相干檢波，用于保存信號復包絡的所有信息。利用FPGA器件實現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現(xiàn)了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對采用的數(shù)字信號處理算法進行了仿真，仿真結(jié)果證明了設計方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標和優(yōu)越性。
上傳時間： 2013-06-01
上傳用戶：lanwei
基于布里淵散射的分布式光纖傳感器是當前國內(nèi)外研究的熱點。本文介紹了基于布里淵散射的分布式光纖傳感器的的原理、應用；布里淵時域反射技術(BOTDR)和布里淵時域分析技術(BOTDA)的原理。 受激布里淵散射(SBS)的過程中，入射光和散射光滿足耦合振幅方程組。我們對該方程組采用有限差分法進行數(shù)值計算，并用Matlab模擬計算過程，對布里淵散射信號進行分析。 根據(jù)布里淵散射信號的特點，我們采用基于Morlet小波變換的DSP信號算法來處理 BOTDR傳感信號。通過對該算法的核心單元——快速傅立葉變換(FFT)的硬件實現(xiàn)，我們在Stratix FPGA上實現(xiàn)了基于Morlet小波變換的DSP算法的硬件電路設計。 最后，在此基礎上，我們對電路功能進行實際的仿真和驗證，并和Matlab得到結(jié)果進行比較和分析。
上傳時間： 2013-07-22
上傳用戶：牛布牛
在3G移動通信網(wǎng)絡建設中，如何實現(xiàn)密集城區(qū)的無線網(wǎng)絡覆蓋是目前基站的發(fā)展方向。目前網(wǎng)絡覆蓋理念的核心思想就把傳統(tǒng)宏基站的基帶處理和射頻部分分離，分成基帶處理單元和射頻拉遠單元兩個設備，這樣既節(jié)省空間、降低設置成本，又提高了組網(wǎng)效率。本文研究的數(shù)字收發(fā)機用于WCDMA基站系統(tǒng)的射頻拉遠單元中，實現(xiàn)移動通信網(wǎng)中射頻信號的傳輸工作。 數(shù)字收發(fā)機主要由射頻處理部分、模數(shù)/數(shù)模轉(zhuǎn)換部分、數(shù)字上下變頻處理部分、接口轉(zhuǎn)換以及數(shù)字光模塊組成。本文研究的重點是數(shù)字上下變頻處理部分。設計采用軟件無線電的架構和FPGA技術，所設計的數(shù)字上下變頻部分可以在不修改硬件電路的基礎上只需修改軟件部分的參數(shù)則可實現(xiàn)多種頻率的變頻處理，極大地降低了開發(fā)成本，且縮短了開發(fā)周期。 根據(jù)系統(tǒng)設計的設計要求，以及現(xiàn)有芯片使用情況比較，本文選用Altera公司的：FPGA芯片，應用公司提供的Dspbuilder作為系統(tǒng)級的開發(fā)工具，應用Quartus Ⅱ作為綜合、布局布線工具實現(xiàn)數(shù)字上下變頻處理部分設計。 本文的主要研究工作包括以下幾個部分： (1)對數(shù)字收發(fā)機的整體結(jié)構進行分析研究，確定數(shù)字收發(fā)機的實現(xiàn)結(jié)構和各個部分的功能； (2)通過對數(shù)字上下變頻的相關理論的研究，分析出數(shù)字上下變頻的結(jié)構、實現(xiàn)方法及性能； (3)通過對數(shù)控振蕩器、CIC濾波器、FIR濾波器進行理論研究、內(nèi)部實現(xiàn)結(jié)構以及性能分析，得出具體的參數(shù)和仿真實現(xiàn)結(jié)構； (4)使用FPGA中的IP核技術來實現(xiàn)數(shù)字上下變頻，利用Matlab中Dspbuilder提供的IP核分別進行NCO、CIC、FIR的仿真工作；并得出數(shù)字上下變頻的總體仿真實現(xiàn)結(jié)果； (5)對高速收發(fā)通道進行了研究和設計，根據(jù)系統(tǒng)的要求給出了數(shù)據(jù)幀結(jié)構，并采用Altera的第三代FPGA產(chǎn)品Stratix Ⅱ GX系列芯片實現(xiàn)了數(shù)字收發(fā)機的信號的串并/并串的接口轉(zhuǎn)換。為后續(xù)繼續(xù)研究工作奠定基礎。
上傳時間： 2013-06-21
上傳用戶：zhuo0008
對于 LED 光源來說，調(diào)光也是比其他熒光燈、節(jié)能燈、高壓 鈉燈等更容易實現(xiàn)，所以更應該在各種類型的 LED燈具中加上調(diào)光的功能
上傳時間： 2013-05-17
上傳用戶：qweqweqwe
基于DVBS標準的射頻調(diào)制器設計與FPGA實現(xiàn)
上傳時間： 2013-06-14
上傳用戶：ABCD_ABCD
