為了解決電子偵察接收機(jī)中同時(shí)到達(dá)信號(hào)的接收問(wèn)題，從傳統(tǒng)的低通濾波器結(jié)構(gòu)出發(fā)，給出了一種無(wú)盲區(qū)高效數(shù)字信道化接收模型。信道化之后進(jìn)行瞬時(shí)幅度和相位差提取。通過(guò)系統(tǒng)仿真，驗(yàn)證了該信道化模型的正確性；通過(guò)搭建信道化接收機(jī)的硬件平臺(tái)并對(duì)實(shí)際系統(tǒng)測(cè)試，驗(yàn)證了瞬時(shí)幅度及相位差測(cè)試的正確性。
上傳時(shí)間： 2013-11-25
上傳用戶：fanboynet
本文對(duì)MIMO OFDM 系統(tǒng)中基于iJlI練序列的信道估計(jì)問(wèn)題進(jìn)行了研究，針對(duì)信道沖擊響應(yīng)的最大抽頭數(shù)大于每個(gè)OFDM符號(hào)中導(dǎo)頻數(shù)的情況，提出一種有效的結(jié)合前后若干iJII練序列進(jìn)行信道估計(jì)的算法和結(jié)合方式。仿真結(jié)果表明，在基于無(wú)線局域網(wǎng)(WLAN)中打包傳送的MIMO OFDM系統(tǒng)里，本文的方法比采用塊狀訓(xùn)練序列的估計(jì)算法有著更小的歸一化均方誤差。
標(biāo)簽： MIMOOFDM 信道估計(jì)算法
上傳時(shí)間： 2013-10-23
上傳用戶：xianglee
ADXL345的詳細(xì)介紹資料 本模塊使用說(shuō)明書。 本壓縮文件能夠利用角度傳感器對(duì)x，y，z三方的加速度值，角度值進(jìn)行測(cè)量，并集成了1602對(duì)其進(jìn)行顯示。 為了便于使用，我們分別將模塊單獨(dú)化，如果您有使用的意向，可以單獨(dú)摘出 angle.c 引入到您自己新建的工程中。 關(guān)于angle.c文件的內(nèi)部函數(shù)使用說(shuō)明。 首先為了便于使用和方便引用我們對(duì)內(nèi)部函數(shù)進(jìn)行了高度集成化，您在引入angle.c后直接在您的主程序中調(diào)用 dis_data();函數(shù)，可完成ADXL345芯片的測(cè)量數(shù)據(jù)， 測(cè)量數(shù)據(jù)說(shuō)明： char as_Xjiasu[6],as_Yjiasu[6],as_Zjiasu[6]; //定義3軸靜態(tài)重力加速度值的ASCII碼值 unsigned char as_Xangel[4],as_Yangel[4],as_Zangel[4]; //定義3軸角度值的ASCII碼值 as_Xjiasu[x]數(shù)組里邊我們?yōu)榱四氖褂弥苯訉?加速度值轉(zhuǎn)換成了 能夠直接顯示到 1602上的ASCII碼值，同理as_Xangel 真實(shí)數(shù)據(jù)存放說(shuō)明。 float jiasu_xyz[3]; angel_xyz[3]; //存放X,Y,Z 軸的靜態(tài)重力加速度，角度值 存放了 加速度和角度的真實(shí)值（未經(jīng)轉(zhuǎn)換成ASCII碼的數(shù)據(jù)）--本數(shù)據(jù)可以用于其他用途，直接參與MCU內(nèi)部運(yùn)算等。
上傳時(shí)間： 2013-11-17
上傳用戶：wpwpwlxwlx
特點(diǎn) 顯示值范圍-199999至999999位數(shù) 最高輸入頻率 5KHz 90度相位差加減算具有提高解析度4倍功能 輸入脈波具有預(yù)設(shè)刻度功能 定位基準(zhǔn)值可任意設(shè)定 比較磁滯值可任意設(shè)定 數(shù)位化指撥設(shè)定操作簡(jiǎn)易 3組繼電器輸出功能 2:主要規(guī)格 脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發(fā)電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <5KHz 定位置范圍: -199999 to 999999 second adjustabl 比較磁滯范圍: 0 to 9999 adjustable 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 顯示幕: Red high efficiency LEDs high 9.2mm (.36") 參數(shù)設(shè)定方式: Touch switches 感應(yīng)器電源: 12VDC +/-3%(<60mA) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
標(biāo)簽： 72 mm 自動(dòng)定位 控制
上傳時(shí)間： 2014-12-03
上傳用戶：xjz632
特點(diǎn) 最高輸入頻率 10KHz 計(jì)數(shù)速度 50/10000脈波/秒可選擇 四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算) 90度相位差加減算具有提高解析度4倍功能 輸入脈波具有預(yù)設(shè)刻度功能 前置量設(shè)定功能(二段設(shè)定)可選擇 數(shù)位化指撥設(shè)定操作簡(jiǎn)易 計(jì)數(shù)暫時(shí)停止功能 3組報(bào)警功能 2:主要規(guī)格 脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發(fā)電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <10KHz (up,down,up/down mode) <5KHz (quadrature mode) 輸出動(dòng)作時(shí)間 : 0.1 to 99.9 second adjustable 輸出復(fù)歸方式: Manual(N) or automatic (R or C) can be modif 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 顯示幕: Red high efficiency LEDs high 9.2mm (.36") 參數(shù)設(shè)定方式: Touch switches 感應(yīng)器電源: 12VDC +/-3%(<60mA) ( 感應(yīng)器電源 ) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
標(biāo)簽： 72 mm 微電腦 計(jì)數(shù)器
上傳時(shí)間： 2013-11-12
上傳用戶：909000580
u-boot 也是部分龍芯平臺(tái)使用的bootloader，此文檔主要講解uboot如何往龍芯平臺(tái)移植，由于往新的cpu移植代碼需要很多cpu方面知識(shí)，所以此文檔也是了解龍芯cpu內(nèi)部結(jié)構(gòu)的好的著手點(diǎn)。
上傳時(shí)間： 2014-12-29
上傳用戶：浩子GG
u-boot移植筆記，網(wǎng)友分享
上傳時(shí)間： 2013-10-15
上傳用戶：edisonfather
[linux的內(nèi)核及其內(nèi)核源碼分析].U-Boot.Quick.Reference
標(biāo)簽： Reference U-Boot linux Quick
上傳時(shí)間： 2013-11-13
上傳用戶：frank1234
基于CH376的U盤讀寫例子
上傳時(shí)間： 2013-10-18
上傳用戶：himbly
設(shè)計(jì)和實(shí)現(xiàn)了U盤SoC。本系統(tǒng)包括USB CORE和已驗(yàn)證過(guò)的CPU核、Nandflash、UDC_Control等模塊，模塊間通過(guò)總線進(jìn)行通信。其中USB CORE為本文設(shè)計(jì)的重點(diǎn)，用Verilog HDL語(yǔ)言實(shí)現(xiàn)，同時(shí)并為此設(shè)計(jì)搭建了功能完備的Modelsim仿真環(huán)境，進(jìn)行了仿真驗(yàn)證。
上傳時(shí)間： 2013-11-12
上傳用戶：lgnf
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
