這是關(guān)于DS18B20的讀寫程序,數(shù)據(jù)腳P2.2,晶振12MHZ溫度傳感器18B20匯編程序,采用器件默認(rèn)的12位轉(zhuǎn)化,最大轉(zhuǎn)化時(shí)間750微秒特點(diǎn)能精確到0.5攝氏度
上傳時(shí)間： 2015-08-05
上傳用戶：hakim
自己的寫的:delphi調(diào)用orcl函數(shù) 利用orcl 函數(shù)生成32位唯一id的小例子.
上傳時(shí)間： 2014-01-10
上傳用戶：無聊來刷下
JAVA實(shí)現(xiàn)經(jīng)典停等協(xié)議的多線程方法,這個(gè)簡(jiǎn)單的但是經(jīng)典的方法是多線程編程的入門材料
標(biāo)簽： JAVA 協(xié)議 多線程 多線程編程
上傳時(shí)間： 2014-01-23
上傳用戶：陽(yáng)光少年2016
簡(jiǎn)單的8位CPU，內(nèi)含PDF文件.可自己查看詳細(xì)說明
上傳時(shí)間： 2015-08-07
上傳用戶：weiwolkt
ascii碼到7位編解碼（C語言源程序代碼短信中用的到）
上傳時(shí)間： 2015-08-08
上傳用戶：xiaohuanhuan
crc任意位生成多項(xiàng)式 任意位運(yùn)算 自適應(yīng)算法 循環(huán)冗余校驗(yàn)碼(CRC，Cyclic Redundancy Code)是采用多項(xiàng)式的 編碼方式，這種方法把要發(fā)送的數(shù)據(jù)看成是一個(gè)多項(xiàng)式的系數(shù) ，數(shù)據(jù)為bn-1bn-2…b1b0 (其中為0或1)，則其對(duì)應(yīng)的多項(xiàng)式為： bn-1Xn-1+bn-2Xn-2+…+b１X+b０ 例如：數(shù)據(jù)“10010101”可以寫為多項(xiàng)式 X７+X４+X２+1。 循環(huán)冗余校驗(yàn)CRC 循環(huán)冗余校驗(yàn)方法的原理如下： (1) 設(shè)要發(fā)送的數(shù)據(jù)對(duì)應(yīng)的多項(xiàng)式為P(x)。 (2) 發(fā)送方和接收方約定一個(gè)生成多項(xiàng)式G(x)，設(shè)該生成多項(xiàng)式 的最高次冪為r。 (3) 在數(shù)據(jù)塊的末尾添加r個(gè)0，則其相對(duì)應(yīng)的多項(xiàng)式為M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x)，獲得商Q(x)和余式R(x)，則 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x)，采用模2運(yùn)算，T(x)所對(duì)應(yīng)的數(shù)據(jù)是在原數(shù) 據(jù)塊的末尾加上余式所對(duì)應(yīng)的數(shù)據(jù)得到的。 (6) 發(fā)送T(x)所對(duì)應(yīng)的數(shù)據(jù)。 (7) 設(shè)接收端接收到的數(shù)據(jù)對(duì)應(yīng)的多項(xiàng)式為T’(x)，將T’(x)除以G(x) ，若余式為0，則認(rèn)為沒有錯(cuò)誤，否則認(rèn)為有錯(cuò)。
標(biāo)簽： crc CRC 多項(xiàng)式 位運(yùn)算
上傳時(shí)間： 2014-11-28
上傳用戶：宋桃子
通過用標(biāo)志位來實(shí)現(xiàn)的順序循環(huán)隊(duì)列.用的是VC++實(shí)現(xiàn)的方法.包含了所有的源代碼.
標(biāo)簽： VC 標(biāo)志位 循環(huán) 隊(duì)列
上傳時(shí)間： 2013-12-30
上傳用戶：banyou
通用ASK信號(hào)解碼接收程序 1. 接收數(shù)據(jù)位數(shù)最多為40(5*8)位. 2. 由定時(shí)器對(duì)time進(jìn)行漸增,在TCC中斷程序中加入"INC TIME". 3. 寬脈沖最大允許時(shí)間和最小允許時(shí)間的計(jì)算方式: 脈沖允許時(shí)間=TCC 中斷時(shí)間(us)*設(shè)定數(shù)據(jù) 4. 在接收到完整的數(shù)據(jù)后建立rx_data_ok標(biāo)志. 5. 該子程序由主程序調(diào)用. 6. 數(shù)據(jù)格式:rx_data5.7為最高位,rx_data1.0為最低位. 7. 主程序在收到完整的數(shù)據(jù)后應(yīng)清空接收數(shù)據(jù)緩沖區(qū)后,才能調(diào)用再次接收.
上傳時(shí)間： 2015-08-08
上傳用戶：wsf950131
這是一個(gè)md5的雜湊算法,對(duì)于一般的文本和文件均可以進(jìn)行運(yùn)算,產(chǎn)生128位的雜湊值
上傳時(shí)間： 2014-11-04
上傳用戶：源弋弋
本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡(jiǎn)易的控制DRAM IC, 本程式已經(jīng)過系統(tǒng)驗(yàn)證.
上傳時(shí)間： 2014-01-14
上傳用戶：tzl1975
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
