亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

偏置電路

  • SATA協議分析及其FPGA實現.rar

    并行總線PATA從設計至今已快20年歷史,如今它的缺陷已經嚴重阻礙了系統性能的進一步提高,已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線,采用點對點方式進行數據傳輸,內置數據/命令校驗單元,支持熱插拔,具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領域廣泛應用,但國內尚無獨立研發的面向FPGA的SATAIP CORE,在這樣的條件下設計面向FPGA應用的SATA IP CORE具有重要的意義。 本論文對協議進行了詳細的分析,建立了SATA IP CORE的層次結構,將設備端SATA IP CORE劃分成應用層、傳輸層、鏈路層和物理層;介紹了實現該IPCORE所選擇的開發工具、開發語言和所選用的芯片;在此基礎上著重闡述協議IP CORE的設計,并對各個部分的設計予以分別闡述,并編碼實現;最后進行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現了1.5Gbps的串行傳輸鏈路;設計滿足協議需求、適合FPGA設計的并行結構,實現了多狀態機的協同工作:在高速設計中,使用了流水線方法進行并行設計,以提高速度,考慮到系統不同部分復雜度的不同,設計采用部分流水線結構;采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調試與測試,使得調試工作方便快捷、測試數據準確;嚴格按照SATA1.0a協議實現了SATA設備端IP CORE的設計。 最終測試數據表明,本論文設計的基于FPGA的SATA IP CORE滿足協議需求。設計中的SATA IP CORE具有使用方便、集成度高、成本低等優點,在固態電子硬盤SSD(Solid-State Disk)開發中應用本設計,將使開發變得方便快捷,更能夠適應市場需求。

    標簽: SATA FPGA 協議分析

    上傳時間: 2013-06-21

    上傳用戶:xzt

  • 基于FPGA與AD9857的四路DVBC調制器的設計.rar

    隨著數字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式,在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來,集成電路和數字通信技術飛速發展,FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片,在電子設計行業深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現對四路I/Q信號的調制,輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準,并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理,其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計,其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發,其中主要包括I2C接口實現,ASI到SPI的轉換,信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。

    標簽: FPGA 9857 DVBC

    上傳時間: 2013-04-24

    上傳用戶:sn2080395

  • 基于FPGA的多路脈沖時序控制電路設計與實現.rar

    在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中,需要對加速器束流或者激光束進行脈沖化與時序同步,同時用于測量作用產物的探測系統如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中,需要用到符合要求的多路脈沖時序信號控制器,而且要求各脈沖序列的周期、占空比、重復頻率等方便可調。為此,本論文基于FPGA設計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8,設計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調高精度延遲、可調脈沖寬度及占空比等。論文討論了FPGA芯片結構及開發流程,著重討論了較高頻率脈沖電路的可編程實現方法,以及如何利用VHDL語言實現硬件電路軟件化設計的技巧與方法,給出了整個系統設計的原理與實現。討論了高精密電源的PWM技術原理及實現,并由此設計了FPGA所需電源系統。給出了配置電路設計、數據通信及接口電路的實現。開發了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz,輸出脈沖最小寬度可達到10ns,最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖,并且7路脈沖相對于同步脈沖的延遲時間可調,調節步長為5ns。

    標簽: FPGA 多路 脈沖

    上傳時間: 2013-06-15

    上傳用戶:ZJX5201314

  • 內置高壓MOSFET電流模式PWM控制器系列

    SD4840/4841/4842/4843/4844是用于開關電源的內置高壓MOSFET電流模式PWM控制器系列產品。該電路待機功耗低,啟動電流低。在待機模式下,電路進入打嗝模式,從而有效地降低電路的

    標簽: MOSFET PWM 內置 電流模式

    上傳時間: 2013-04-24

    上傳用戶:gcs333

  • 采用FPGA實現基于ATCA架構的2.5Gbps串行背板接口

    當前,在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的,因為在高于1Gbps的速度下,并行I/O方案已經達到了物理極限,不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點,包括:更少的器件引腳、更低的電路板空間要求、減少印刷電路板(PCB)層數、PCB布局布線更容易、接頭更小、EMI更少,而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中,包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準,如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議,它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術,每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用,如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在,高速串行背板速率普遍從622Mbps到3.125Gbps,甚至超過10Gbps。AdvancedTCA(先進電信計算架構)正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會(PICMG)開發,其主要目的是定義一種開放的通信和計算架構,使它們能被方便而迅速地集成,滿足高性能系統業務的要求。ATCA作為標準串行總線結構,支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性,滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器,提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器,為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口,該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析,詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析, 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具,可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。

    標簽: FPGA ATCA Gbps 2.5

    上傳時間: 2013-05-29

    上傳用戶:frank1234

  • 耦合、隔直和旁路電容的選擇

    耦合、隔直和旁路電容的選擇。。對電源方面會有一定的幫助。。

    標簽: 耦合 旁路電容

    上傳時間: 2013-06-03

    上傳用戶:cc111

  • (臺達)開關電源基本原理與設計介紹

    (臺達)開關電源基本原理與設計介紹,比較實用

    標簽: 開關電源

    上傳時間: 2013-06-15

    上傳用戶:ybysp008

  • 基于ARM的高級數據鏈路控制規程研究

    高級數據鏈路控制規程,是由ISO開發,面向比特的數據鏈路層協議,具有差錯檢測功能強大、高效和同步傳輸的等特點,是通信領域中應用最廣泛的協議之一。隨著大規模電路的集成度和工藝水平不斷提高,ARM處理器上的高級數據鏈路控制器外設,幾乎涵蓋了HDLC規程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制,將具有成本低廉、靈活性好、便于擴展為操作系統下的應用程序等優點。本文在這一背景下,提出了在ARM下實現鏈路層傳輸的方案,在方案中實現了基于HDLC協議子集的簡單協議。 本文以嵌入式的高速發展為背景,對基于ARM核微處理器的鏈路層通信規程進行研究,闡述了HDLC幀的結構、特點和工作原理,提出了在ARM芯片上實現HDLC規程的兩種方法,同時給出其設計方案、關鍵代碼和調試方法。其中,重點對無操作系統時中斷模式下,以及基于操作系統時ARM芯片上實現HDLC規程的方法進行了探討設計。

    標簽: ARM 高級數據鏈路控制規程

    上傳時間: 2013-08-04

    上傳用戶:時代將軍

  • 基于ARM的數據采集卡研制

    根據機械電子工程類專業測控實驗教學平臺數據采集的需要,在綜合考慮成本和性能基礎上,提出以為主處理芯片的數據采集卡設計方案。 該方案的主要特點是,使用基于ARM7TDMI內核的,工作主頻最高可達44MHz;內置高性能的ADC和DAC模塊,采樣速度最高可達1MSPS,采樣精度為12位;模擬信號輸入通道最多可達16路,模擬信號輸出通道最高可達4路;具有豐富的外設資源可以使用,GPIO口數目最高可達40個。 在設計中采用了模塊化思想,將系統分為四個功能模塊:主模塊的功能是控制ADC進行信號采集和DAC進行模擬信號輸出;模擬信號模塊的作用是對傳感器輸入信號和DAC輸出波形進行簡單的調理;數字信號模塊引出32路數字I/O口,可用于需要采集數字量的場合;JTAG模塊可進行程序的調試和下載,對于數據采集卡的二次開發有很大的作用。 在本數據采集卡上,嘗試進行了μC/OSⅡ操作系統的移植,成功實現了四個任務的管理。在實際應用中,工作數小時仍可保持正常的運行。 為檢驗數據采集卡的串口通訊能力,利用LabVIEW程序讀取下位機串口發送的已采集到的數據,進行波形圖繪制。 為檢驗本數據采集卡的ADC和DAC精度,設計實驗利用DAC輸出波形,并利用ADC將采集到的波形通過LabVIEW顯示,測量結果顯示兩者電壓值誤差均在可允許的3LSB(Least Significant Bit)范圍內,表明本數據采集卡已基本實現預期設計指標。

    標簽: ARM 數據采集卡

    上傳時間: 2013-04-24

    上傳用戶:bruce

  • 基于ARM的多路串行和以太網通信技術的研究與應用

    近年來,隨著控制系統規模的擴大和總線技術的發展,對數據采集和傳輸技術提出了更高的要求。目前,很多設備需要實現從單串口通信到多路串口通信的技術改進。同時,隨著以太網技術的發展和普及,這些設備的串行數據需要通過網絡進行傳輸,因而有必要尋求一種解決方案,以實現技術上的革新。 本文分別對串行通信和基于TCP/IP協議的以太網通信進行研究和分析,在此基礎上,設計一個嵌入式系統一基于APM處理器的多路串行通信與以太網通信系統,來實現F8-DCS系統中多路串口數據采集和以太網之間的數據傳輸。主要作了如下工作:首先,分析了當前串行通信的應用現狀和以太網技術的發展動態,通過比較傳統的多路串口通信系統的優缺點,設計出了一種采用CPID技術和CAN總線技術相結合的新型技術,并結合F8-DCS系統數據量大和實時性高的特點,對串行通訊幀同步的方法進行了詳細的研究。然后,根據課題的實際需求,對系統進行總體設計和功能模塊劃分,并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網通信接口以及二者之間的數據傳輸接口的電路設計。在軟件設計上,對系統的啟動代碼、串行通信協議、串口驅動以及多串口與網口間雙向數據傳輸等進行了詳細的論述。最后,將上述技術應用于某大型火電廠主機F8-DCS系統I/O通訊網絡的測試與分析,達到了設計要求。

    標簽: ARM 多路 串行 以太網

    上傳時間: 2013-07-31

    上傳用戶:aeiouetla

主站蜘蛛池模板: 延寿县| 新巴尔虎右旗| 顺昌县| 苏尼特左旗| 长白| 陇南市| 金寨县| 宜城市| 昌邑市| 武夷山市| 泽库县| 长沙市| 宣恩县| 广安市| 清镇市| 锦州市| 汶上县| 莲花县| 酒泉市| 湖口县| 东阳市| 武威市| 年辖:市辖区| 临城县| 英山县| 师宗县| 拜泉县| 舞钢市| 富源县| 渭南市| 萨迦县| 玛曲县| 汪清县| 宁乡县| 龙江县| 渭南市| 北辰区| 双柏县| 定远县| 乌恰县| 法库县|