有機(jī)發(fā)光顯示器件(OrganicLight-EmittingDiodes，OLEDs)作為下一代顯示器倍受關(guān)注，它具有輕、薄、高亮度、快速響應(yīng)、高清晰度、低電壓、高效率和低成本等優(yōu)點(diǎn)，完全可以媲美CRT、LCD、LED等顯示器件。作為全固化顯示器件，OLED的最大優(yōu)越性是能夠與塑料晶體管技術(shù)相結(jié)合實(shí)現(xiàn)柔性顯示，應(yīng)用前景非常誘人。OLED如此眾多的優(yōu)點(diǎn)和廣闊的商業(yè)前景，吸引了全球眾多研究機(jī)構(gòu)和企業(yè)參與其研發(fā)和產(chǎn)業(yè)化。然而，OLED也存在一些問(wèn)題，特別是在發(fā)光機(jī)理、穩(wěn)定性和壽命等方面還需要進(jìn)一步的研究。要達(dá)到這些目標(biāo)，除了器件的材料，結(jié)構(gòu)設(shè)計(jì)外，封裝也十分重要。 本論文的主要工作是利用現(xiàn)有的材料，從綠光OLED器件制作工藝、發(fā)光機(jī)理，結(jié)構(gòu)和封裝入手，首先，探討了作為陽(yáng)極的ITO玻璃表面處理工藝和ITO玻璃的光刻工藝。ITO表面的清潔程度嚴(yán)重影響著光刻質(zhì)量和器件的最終性能；ITO表面經(jīng)過(guò)氧等離子處理后其表面功函數(shù)增大，明顯提高了器件的發(fā)光亮度和發(fā)光效率。 其次，針對(duì)光刻、曝光工藝技術(shù)進(jìn)行了一系列相關(guān)實(shí)驗(yàn)，在光刻工藝中，光刻膠的厚度是影響光刻質(zhì)量的一個(gè)重要因素，其厚度在1.2μm左右時(shí)，光刻效果理想。研究了OLED器件陰極隔離柱成像過(guò)程中的曝光工藝，摸索出了最佳工藝參數(shù)。 然后采用以C545T作為綠光摻雜材料制作器件結(jié)構(gòu)為ITO/CuPc(20nm)/NPB(100nm)/Alq3(80nm)：C545T(2.1％摻雜比例)/Alq3(70nm)/LiF(0.5nm)/Al(1,00nm)的綠光OLED器件。最后基于以上器件采用了兩種封裝工藝，實(shí)驗(yàn)一中，在封裝玻璃的四周涂上UV膠，放入手套箱，在氮?dú)獗Ｗo(hù)氣氛下用紫外冷光源照射1min進(jìn)行一次封裝，然后取出OLED片，在ITO玻璃和封裝玻璃接口處涂上UV膠，真空下用紫外冷光源照射1min，固化進(jìn)行二次封裝。實(shí)驗(yàn)二中，在各功能層蒸鍍完成后，又在陰極的外面蒸鍍了一層薄膜封裝層，然后再按實(shí)驗(yàn)一的方法進(jìn)行封裝。薄膜封裝層的材料分別為硒(Se)、碲(Te)、銻(Sb)。分別對(duì)兩種封裝工藝器件的電流-電壓特性、亮度-電壓特性、發(fā)光光譜及壽命等特性進(jìn)行了測(cè)試與討論。通過(guò)對(duì)比，研究發(fā)現(xiàn)增加薄膜封裝層器件的壽命比未加薄膜封裝層器件壽命都有所延長(zhǎng)，其中，Se薄膜封裝層的增加將器件的壽命延長(zhǎng)了1.4倍，Te薄膜封裝層的增加將器件的壽命延長(zhǎng)了兩倍多，Sb薄膜封裝層的增加將器件的壽命延長(zhǎng)了1.3倍，研究還發(fā)現(xiàn)薄膜封裝層基本不影響器件的電流-電壓特性、色坐標(biāo)等光電性能。最后，分別對(duì)三種薄膜封裝層材料硒(Se)、碲(Te)、銻(Sb)進(jìn)行了研究。
上傳時(shí)間： 2013-07-11
上傳用戶：liuwei6419
本文以感應(yīng)加熱電源為研究對(duì)象，闡述了感應(yīng)加熱電源的基本原理及其發(fā)展趨勢(shì)。對(duì)感應(yīng)加熱電源常用的兩種拓?fù)浣Y(jié)構(gòu)--電流型逆變器和電壓型逆變器做了比較分析，并分析了感應(yīng)加熱電源的各種調(diào)功方式。在對(duì)比幾種功率調(diào)節(jié)方式的基礎(chǔ)上，得出在整流側(cè)調(diào)功有利于高頻感應(yīng)加熱電源頻率和功率的提高的結(jié)論，選擇了不控整流加軟斬波器調(diào)功的感應(yīng)加熱電源作為研究對(duì)象。針對(duì)傳統(tǒng)硬斬波調(diào)功式感應(yīng)加熱電源功率損耗大的缺點(diǎn)，采用軟斬波調(diào)功方式，設(shè)計(jì)了一種零電流開(kāi)關(guān)準(zhǔn)諧振變換器ZCS-QRCs(Zero-current-switching-Quasi-resonant)倍頻式串聯(lián)諧振高頻感應(yīng)加熱電源。介紹了該軟斬波調(diào)功器的組成結(jié)構(gòu)及其工作原理，通過(guò)仿真和實(shí)驗(yàn)的方法研究了該軟斬波器的性能，從而得出該軟斬波器非常適合大功率高頻感應(yīng)加熱電源應(yīng)用場(chǎng)合的結(jié)論。同時(shí)設(shè)計(jì)了功率閉環(huán)控制系統(tǒng)和PI功率調(diào)節(jié)器，將感應(yīng)加熱電源的功率控制問(wèn)題轉(zhuǎn)化為Buck斬波器的電壓控制問(wèn)題。 針對(duì)目前IGBT器件頻率較低的實(shí)際情況，本文提出了一種新的逆變拓?fù)?通過(guò)IGBT的并聯(lián)來(lái)實(shí)現(xiàn)倍頻，從而在保證感應(yīng)加熱電源大功率的前提下提高了其工作頻率，并在分析其工作原理的基礎(chǔ)上進(jìn)行了仿真，驗(yàn)證了理論分析的正確性，達(dá)到了預(yù)期的效果。另外，本文還設(shè)計(jì)了數(shù)字鎖相環(huán)(DPLL)，使逆變器始終保持在功率因數(shù)近似為1的狀態(tài)下工作，實(shí)現(xiàn)電源的高效運(yùn)行。最后，分析并設(shè)計(jì)了IGBT的緩沖吸收電路。 本文第五章設(shè)計(jì)了一臺(tái)150kHz、10KW的倍頻式感應(yīng)加熱電源實(shí)驗(yàn)樣機(jī)，其中斬波器頻率為20kHz，逆變器工作頻率為150kHz(每個(gè)IGBT工作頻率為75kHz)，控制核心采用TI公司的TMS320F2812DSP控制芯片，簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)。實(shí)驗(yàn)結(jié)果表明，該倍頻式感應(yīng)加熱電源實(shí)現(xiàn)了斬波器和逆變器功率器件的軟開(kāi)關(guān)，有效的減小了開(kāi)關(guān)損耗，并實(shí)現(xiàn)了數(shù)字化，提高了整機(jī)效率。文章給出了整機(jī)的結(jié)構(gòu)設(shè)計(jì)，直流斬波部分控制框圖，逆變控制框圖，驅(qū)動(dòng)電路的設(shè)計(jì)和保護(hù)電路的設(shè)計(jì)。同時(shí)，給出了關(guān)鍵電路的仿真和實(shí)驗(yàn)波形。 實(shí)驗(yàn)證明，以上分析和電路設(shè)計(jì)都是行之有效的，在實(shí)驗(yàn)中取得很好的效果。
上傳時(shí)間： 2013-05-20
上傳用戶：lyy1234
隨著數(shù)字化技術(shù)的飛速發(fā)展，數(shù)字視頻信號(hào)的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實(shí)現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經(jīng)過(guò)大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善，但相對(duì)與快速增長(zhǎng)的視頻業(yè)務(wù)而言，網(wǎng)絡(luò)帶寬資源仍然是遠(yuǎn)遠(yuǎn)不夠的。2003年3月，新一代視頻壓縮標(biāo)準(zhǔn)H．264/AVC的推出，使視頻壓縮研究進(jìn)入了一個(gè)新的層次。H．264標(biāo)準(zhǔn)中包含了很多先進(jìn)的視頻壓縮編碼方法，與以前的視頻編碼標(biāo)準(zhǔn)相比具有明顯的進(jìn)步。在相同視覺(jué)感知質(zhì)量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網(wǎng)絡(luò)友好性。然而，高編碼壓縮率是以很高的計(jì)算復(fù)雜度為代價(jià)的，H．264標(biāo)準(zhǔn)的計(jì)算復(fù)雜度約為H．263的3倍，所以在實(shí)際應(yīng)用中必須對(duì)其算法進(jìn)行優(yōu)化以減低其計(jì)算復(fù)雜度。 @@ 本文首先介紹了H．264標(biāo)準(zhǔn)的研究背景，分析了國(guó)內(nèi)外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對(duì)H．264編碼標(biāo)準(zhǔn)的理論知識(shí)、關(guān)鍵技術(shù)分別進(jìn)行了介紹。 @@ 對(duì)H．264塊匹配運(yùn)動(dòng)估計(jì)算法進(jìn)行研究，對(duì)經(jīng)典的塊匹配運(yùn)動(dòng)估計(jì)算法通過(guò)對(duì)比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對(duì)塊匹配運(yùn)動(dòng)估計(jì)全搜索算法的VLSI結(jié)構(gòu)的特點(diǎn)，提出改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)全搜索算法。本文基于對(duì)數(shù)據(jù)流的分析，對(duì)硬件尋址進(jìn)行了研究。通過(guò)一次完整的全搜索數(shù)據(jù)流分析，改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)算法在時(shí)鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺(tái)對(duì)整像素運(yùn)動(dòng)估計(jì)模塊進(jìn)行了研究。首先對(duì)運(yùn)動(dòng)估計(jì)模塊結(jié)構(gòu)進(jìn)行了功能子模塊劃分；然后對(duì)每個(gè)子模塊進(jìn)行設(shè)計(jì)和仿真和對(duì)整個(gè)運(yùn)動(dòng)估計(jì)模塊進(jìn)行聯(lián)合仿真驗(yàn)證。 @@關(guān)鍵詞：H．264；FPGA；QuartusⅡ；幀間預(yù)測(cè)；運(yùn)動(dòng)估計(jì)；塊匹配
標(biāo)簽： H264 FPGA 幀間預(yù)測(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：zttztt2005
現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門(mén)發(fā)展到了目前數(shù)百萬(wàn)門(mén)至上千萬(wàn)門(mén)的單片F(xiàn)PGA芯片?，F(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類電子和車用電子類等領(lǐng)域，但國(guó)內(nèi)市場(chǎng)基本上是國(guó)外品牌的天下。 在高密度FPGA中，芯片上時(shí)鐘分布質(zhì)量變的越來(lái)越重要，時(shí)鐘延遲和時(shí)鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時(shí)鐘延遲，減小時(shí)鐘偏差，主要有利用延時(shí)鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設(shè)計(jì)和模擬設(shè)計(jì)。雖然用模擬的方法實(shí)現(xiàn)的DLL所占用的芯片面積更小，輸出時(shí)鐘的精度更高，但從功耗、鎖定時(shí)間、設(shè)計(jì)難易程度以及可復(fù)用性等多方面考慮，我們更愿意采用數(shù)字的方法來(lái)實(shí)現(xiàn)。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎(chǔ)，對(duì)全數(shù)字延時(shí)鎖相環(huán)(DLL)電路進(jìn)行分析研究和設(shè)計(jì)，在此基礎(chǔ)上設(shè)計(jì)出具有自主知識(shí)產(chǎn)權(quán)的模塊電路。 本文作者在一年多的時(shí)間里，從對(duì)電路整體功能分析、邏輯電路設(shè)計(jì)、晶體管級(jí)電路設(shè)計(jì)和仿真以及最后對(duì)設(shè)計(jì)好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過(guò)比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設(shè)計(jì)出了符合指標(biāo)要求的全數(shù)字DLL模塊電路，為開(kāi)發(fā)自我知識(shí)產(chǎn)權(quán)的FPGA奠定了堅(jiān)實(shí)的基礎(chǔ)。 本文先簡(jiǎn)要介紹FPGA及其時(shí)鐘管理技術(shù)的發(fā)展，然后深入分析對(duì)比了DLL和PLL兩種時(shí)鐘管理方法的優(yōu)劣。接著詳細(xì)論述了DLL模塊及各部分電路的工作原理和電路的設(shè)計(jì)考慮，給出了全數(shù)字DLL整體架構(gòu)設(shè)計(jì)。最后對(duì)DLL整體電路進(jìn)行整體仿真分析，驗(yàn)證電路功能，得出應(yīng)用參數(shù)。在設(shè)計(jì)中，用Verilog-XL對(duì)部分電路進(jìn)行數(shù)字仿真，Spectre對(duì)進(jìn)行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設(shè)計(jì)采用TSMC0.18μmCMOS工藝庫(kù)建模，設(shè)計(jì)出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動(dòng)時(shí)間為28ps，在輸入100MHz時(shí)鐘時(shí)的功耗為200MW，達(dá)到了國(guó)外同類產(chǎn)品的相應(yīng)指標(biāo)。最后完成了輸出電路設(shè)計(jì)，可以實(shí)現(xiàn)時(shí)鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時(shí)鐘分頻等時(shí)鐘頻率合成功能。
標(biāo)簽： FPGA 全數(shù)字 延時(shí)
上傳時(shí)間： 2013-06-10
上傳用戶：yd19890720
隨著信息時(shí)代的到來(lái)，用戶對(duì)數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號(hào)經(jīng)信道傳輸后，到達(dá)接收端不可避免地會(huì)受到干擾而出現(xiàn)信號(hào)失真。因此需要采用差錯(cuò)控制技術(shù)來(lái)檢測(cè)和糾正由信道失真引起的信息傳輸錯(cuò)誤。RS（Reed—Solomon）碼是差錯(cuò)控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對(duì)固定，性能強(qiáng)，不但可以糾正隨機(jī)差錯(cuò)，而且對(duì)突發(fā)錯(cuò)誤的糾錯(cuò)能力也很強(qiáng)，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲(chǔ)系統(tǒng)中，以滿足對(duì)數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計(jì)一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟(jì)價(jià)值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識(shí)，重點(diǎn)介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語(yǔ)言實(shí)現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計(jì)了一種便于硬件實(shí)現(xiàn)的脈動(dòng)關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實(shí)現(xiàn)。由于進(jìn)行了超前運(yùn)算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時(shí)延時(shí)更小。 本論文設(shè)計(jì)了C++仿真平臺(tái)，并與HDL代碼結(jié)果進(jìn)行了對(duì)比驗(yàn)證。Verilog HDL代碼經(jīng)過(guò)modelsim仿真驗(yàn)證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗(yàn)證以及靜態(tài)時(shí)序分析，綜合軟件為QUATURSⅡ V8．0。驗(yàn)證及測(cè)試表明，本設(shè)計(jì)在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時(shí)傳輸，達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：思琦琦
本項(xiàng)目完成的是基于中國(guó)“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國(guó)家標(biāo)準(zhǔn)的發(fā)射端系統(tǒng)FPGA設(shè)計(jì)與實(shí)現(xiàn)。在本設(shè)計(jì)中，系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎(chǔ)構(gòu)建的主硬件處理平臺(tái)。對(duì)于發(fā)射端系統(tǒng)，數(shù)據(jù)處理部分的擾碼器(隨機(jī)化)、前向糾錯(cuò)編碼(FEC)、符號(hào)星座映射、符號(hào)交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理(OFDM調(diào)制)、同步PN頭插入、以及信號(hào)成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設(shè)計(jì)實(shí)現(xiàn)的。其中關(guān)鍵技術(shù)：TDS-OFDM技術(shù)及其和絕對(duì)時(shí)間同步的復(fù)幀結(jié)構(gòu)、信號(hào)幀的頭和幀體保護(hù)技術(shù)、低密度校驗(yàn)糾錯(cuò)碼(LDPC)等，體現(xiàn)了國(guó)標(biāo)的自主創(chuàng)新特點(diǎn)，為數(shù)字電視領(lǐng)域首次采用。其硬件實(shí)現(xiàn)，亦尚未有具體產(chǎn)品參考。 本文首先介紹了當(dāng)今國(guó)內(nèi)外數(shù)字電視的發(fā)展現(xiàn)狀，中國(guó)數(shù)字電視地面廣播傳輸國(guó)家標(biāo)準(zhǔn)的頒布背景。并對(duì)國(guó)標(biāo)系統(tǒng)技術(shù)原理框架，發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計(jì)的相關(guān)知識(shí)進(jìn)行了簡(jiǎn)要介紹。在此基礎(chǔ)上，第三章重點(diǎn)、詳細(xì)地介紹了基于FPGA實(shí)現(xiàn)的發(fā)射端系統(tǒng)各主要功能模塊的具體結(jié)構(gòu)設(shè)計(jì)，論述了系統(tǒng)中各功能模塊的FPGA設(shè)計(jì)和實(shí)現(xiàn)，包括設(shè)計(jì)方案、算法和結(jié)構(gòu)的選取、FPGA實(shí)現(xiàn)、仿真分析等。第四章介紹了對(duì)整個(gè)系統(tǒng)的級(jí)連調(diào)試過(guò)程中，對(duì)系統(tǒng)結(jié)構(gòu)進(jìn)行的優(yōu)化調(diào)整，并對(duì)級(jí)連后的整個(gè)系統(tǒng)的性能進(jìn)行了仿真、分析和驗(yàn)證。作者在項(xiàng)目中完成的工作主要有： 1.閱讀相關(guān)資料，了解并分析國(guó)標(biāo)系統(tǒng)的技術(shù)結(jié)構(gòu)和原理，分解其功能模塊。 2.制定了基于國(guó)標(biāo)的發(fā)端系統(tǒng)FPGA實(shí)現(xiàn)的框架及各模塊的接口定義。 3.調(diào)整和改進(jìn)了3780點(diǎn)IFFT OFDM調(diào)制模塊及滾降濾波器模塊的FPGA設(shè)計(jì)并驗(yàn)證。 4.完成了擾碼器、前向糾錯(cuò)編碼、符號(hào)星座映射、符號(hào)交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理、同步PN頭插入、以及信號(hào)成形4倍插值滾降濾波器等功能模塊的FPGA設(shè)計(jì)和驗(yàn)證。 5.在系統(tǒng)級(jí)連調(diào)試中，利用各模塊數(shù)據(jù)結(jié)構(gòu)特點(diǎn)，優(yōu)化系統(tǒng)模塊結(jié)構(gòu)。 6.完成了整個(gè)發(fā)射端系統(tǒng)FPGA部分的調(diào)試、分析和驗(yàn)證。
上傳時(shí)間： 2013-04-24
上傳用戶：zzbbqq99n
隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問(wèn)世，可以滿足不同場(chǎng)景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來(lái)越多地受到業(yè)界的關(guān)注和重視。 本文主要從TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)(RRU)和軟件無(wú)線電技術(shù)的發(fā)展入手，重點(diǎn)研究TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。TD—SCDMA通信系統(tǒng)通過(guò)靈活分配不同的上下行時(shí)隙，實(shí)現(xiàn)業(yè)務(wù)的不對(duì)稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復(fù)雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時(shí)隙數(shù)增加而增加，對(duì)整個(gè)頻點(diǎn)拉遠(yuǎn)系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無(wú)線電平臺(tái)，一方面軟件算法可以有效保證時(shí)隙分配的準(zhǔn)確性，保證對(duì)前端控制器的開(kāi)關(guān)控制，以及對(duì)上下行功率讀取計(jì)算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對(duì)前端放大器線性輸出能力的要求。 本文主要研究軟件無(wú)線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實(shí)現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補(bǔ)償濾波器以及5級(jí)CIC濾波器級(jí)聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實(shí)現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
標(biāo)簽： TDSCDMA FPGA 頻點(diǎn)
上傳時(shí)間： 2013-07-20
上傳用戶：rishian
隨著3G網(wǎng)絡(luò)建設(shè)的展開(kāi)，移動(dòng)用戶數(shù)量逐漸增加，用戶和運(yùn)營(yíng)商對(duì)網(wǎng)絡(luò)的質(zhì)量和覆蓋要求也越來(lái)越高。而在實(shí)際工作中，基站成本在網(wǎng)絡(luò)投資中占有很大比例，并且基站選址是建網(wǎng)的主要難題之一。同基站相比，直放站以其性價(jià)比高、建設(shè)周期短等優(yōu)點(diǎn)在我國(guó)移動(dòng)網(wǎng)絡(luò)上有著大量的應(yīng)用。目前，直放站已成為提高運(yùn)營(yíng)商網(wǎng)絡(luò)質(zhì)量、解決網(wǎng)絡(luò)盲區(qū)或弱區(qū)問(wèn)題、增強(qiáng)網(wǎng)絡(luò)覆蓋的主要手段之一。但由于傳統(tǒng)的模擬直放站受周邊環(huán)境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時(shí)設(shè)備間沒(méi)有統(tǒng)一的協(xié)議規(guī)范，無(wú)法滿足系統(tǒng)廠商與直放站廠商的兼容，所以移動(dòng)通信市場(chǎng)迫切需要通過(guò)數(shù)字化來(lái)解決這些問(wèn)題。 本文正是以設(shè)計(jì)新型數(shù)字化直放站為目標(biāo)，以實(shí)現(xiàn)數(shù)字中頻系統(tǒng)為研究重心，圍繞數(shù)字中頻的相關(guān)技術(shù)而展開(kāi)研究。 文章介紹了數(shù)字直放站的研究背景和國(guó)內(nèi)外的研究現(xiàn)狀，闡述了數(shù)字直放站系統(tǒng)的設(shè)計(jì)思想及總體實(shí)現(xiàn)框圖，并對(duì)數(shù)字直放站數(shù)字中頻部分進(jìn)行了詳細(xì)的模塊劃分。針對(duì)其中的數(shù)字上下變頻模塊設(shè)計(jì)所涉及到的相關(guān)技術(shù)作詳細(xì)介紹，涉及到的理論主要有信號(hào)采樣理論、整數(shù)倍內(nèi)插和抽取理論等，在理論基礎(chǔ)上闡述了一些具體模塊的高效實(shí)現(xiàn)方案，最終利用FPGA實(shí)現(xiàn)了數(shù)字變頻模塊的設(shè)計(jì)。 在數(shù)字直放站系統(tǒng)中，降低峰均比是提高功放工作效率的關(guān)鍵技術(shù)之一。本文首先概述了降低峰均比的三類算法，然后針對(duì)目前常用的幾種算法進(jìn)行了仿真分析，最后在綜合考慮降低峰均比效果與實(shí)現(xiàn)復(fù)雜度的基礎(chǔ)上，提出了改進(jìn)的二次限幅算法。通過(guò)仿真驗(yàn)證算法的有效性后，針對(duì)其中的噪聲整形濾波器提出了“先分解，再合成”的架構(gòu)實(shí)現(xiàn)方式，并指出其中間級(jí)窄帶濾波器采用內(nèi)插級(jí)聯(lián)的方式實(shí)現(xiàn)，最后整個(gè)算法在FPGA上實(shí)現(xiàn)。 在軟件無(wú)線電思想的指導(dǎo)下，本文利用系統(tǒng)級(jí)的設(shè)計(jì)方法完成了WCDMA數(shù)字直放站中頻系統(tǒng)設(shè)計(jì)。遵照3GPP等相關(guān)標(biāo)準(zhǔn)，完成了系統(tǒng)的仿真測(cè)試和實(shí)物測(cè)試。最后得出結(jié)論：該系統(tǒng)實(shí)現(xiàn)了WCDMA數(shù)字直放站數(shù)字中頻的基本功能，并可保證在現(xiàn)有硬件不變的基礎(chǔ)上實(shí)現(xiàn)不同載波間平滑過(guò)渡、不同制式間輕松升級(jí)。
上傳時(shí)間： 2013-07-07
上傳用戶：林魚(yú)2016
基于∑-△噪聲整形技術(shù)和過(guò)采樣技術(shù)的數(shù)模轉(zhuǎn)換器(DAC)可以可靠地把數(shù)字信號(hào)轉(zhuǎn)換成為高精度的模擬信號(hào)。采用這一結(jié)構(gòu)進(jìn)行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點(diǎn),例如極低的失配噪聲和高的可靠性,便于作為IP模塊嵌入到其他芯片系統(tǒng)中等,更重要的是可以得到其他DAC結(jié)構(gòu)所無(wú)法達(dá)到的精度和動(dòng)態(tài)范圍。在高精度測(cè)量、音頻轉(zhuǎn)換、汽車電子等領(lǐng)域有著廣泛的應(yīng)用價(jià)值。 由于非線性和不穩(wěn)定性的存在,高階∑-△調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)存在較大的難度。本設(shè)計(jì)綜合大量文獻(xiàn)中的經(jīng)驗(yàn)原則和方法,首先闡述了∑-△調(diào)制器的一般原理,并討論了一般結(jié)構(gòu)調(diào)制器的設(shè)計(jì)過(guò)程,然后描述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計(jì)流程。根據(jù)市場(chǎng)需求,設(shè)定了整個(gè)設(shè)計(jì)方案的性能指標(biāo),并據(jù)此設(shè)計(jì)了達(dá)到16bit精度和滿量程輸入范圍的三階128倍過(guò)采樣調(diào)制器。 本設(shè)計(jì)采用∑-△結(jié)構(gòu),根據(jù)系統(tǒng)要求設(shè)計(jì)了量化器位數(shù)、調(diào)制器過(guò)采樣比和階數(shù)。在分析高階單環(huán)路調(diào)制器穩(wěn)定性的基礎(chǔ)上,成功設(shè)計(jì)了六位量化三階單環(huán)路調(diào)制器結(jié)構(gòu)。在16比特的輸入信號(hào)下,達(dá)到了90dB左右的信噪比。該設(shè)計(jì)已經(jīng)在Cyclone系列FPGA器件下得到硬件實(shí)現(xiàn)和驗(yàn)證,并實(shí)現(xiàn)了實(shí)時(shí)音頻驗(yàn)證。測(cè)試表明,該DAC模塊輸出信號(hào)的信噪比能滿足16比特?cái)?shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求,并具備良好的兼容性和通用性。 本設(shè)計(jì)可作為IP核廣泛地在其他系統(tǒng)中進(jìn)行復(fù)用,具有很強(qiáng)的應(yīng)用性和一定的創(chuàng)新性。
上傳時(shí)間： 2013-07-10
上傳用戶：chuandalong
本論文設(shè)計(jì)了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實(shí)現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進(jìn)制,采樣頻率為10MHz。 論文首先簡(jiǎn)要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對(duì)系數(shù)放大512倍并取整,并用Matlab對(duì)數(shù)字濾波器原理進(jìn)行了證明。同時(shí)簡(jiǎn)述了EDA技術(shù)和FPGA設(shè)計(jì)流程。 其次,論文說(shuō)明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語(yǔ)言在Modelsim環(huán)境下進(jìn)行了功能測(cè)試。對(duì)于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡(jiǎn)單的系數(shù)乘法直接進(jìn)行移位和取反,可以極大的節(jié)省資源和優(yōu)化設(shè)計(jì)。而對(duì)普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實(shí)現(xiàn)了乘積的運(yùn)算；另外,在本設(shè)計(jì)進(jìn)行部分積累加時(shí),采用舍取冗余位,主要是根據(jù)設(shè)計(jì)時(shí)已對(duì)系數(shù)進(jìn)行了放大,而輸出時(shí)又要將結(jié)果相應(yīng)的縮小,所以在累加時(shí),提前對(duì)部分積縮小,從而減少了運(yùn)算量,從時(shí)間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進(jìn)行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗(yàn)證時(shí)得到的理想值進(jìn)行了比較,并對(duì)所產(chǎn)生的誤差進(jìn)行了分析。仿真結(jié)果表明：本16階FIR數(shù)字濾波器設(shè)計(jì)能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達(dá)150MHz以上。
上傳時(shí)間： 2013-05-24
上傳用戶：qiaoyue
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
