讀寫器與射頻卡通信的設計采用RC522射頻讀寫芯片與射頻卡進行通信，符合ISO14443規范協議；硬件系統設計中主要有AVR單片機主控模塊、電源模塊、存儲模塊、外部時鐘模塊、LCD模塊；軟件系統設計采用C語言，遵循模塊化和結構化編程模式，設計了射頻卡操作程序、軟關機與自動關機程序、LCD顯示、串行Flash存儲器、外部時鐘等外部設備驅動程序。所設計的手持式讀寫器具備對MF1 S50、S70射頻卡的讀寫、實時狀態顯示、系統在線升級以及關機等功能。
上傳時間： 2017-04-13
上傳用戶：Shaikh
短信發送器 delphi 完全原代碼,可以在d7 and windows xp下編譯通過
上傳時間： 2013-12-18
上傳用戶：myworkpost
集中器升級服務器(通過gprs、串口、短信)
上傳時間： 2017-07-09
上傳用戶：tonyshao
通過定時器中斷實現P1口LED隔1秒閃爍一次
上傳時間： 2013-12-20
上傳用戶：wff
信用卡號碼生產器 請大家多看看 能生產個人資料以及卡號
上傳時間： 2014-08-27
上傳用戶：wweqas
Sigma-Delta A/D轉換器利用過采樣，噪聲整形和數字濾波技術，有效衰減了輸出信號帶內的量化噪聲，提高了信噪比。與傳統的Nyquist轉換器相比，它降低了對模擬電路性能指標和元件精度的要求，簡化了模擬電路的設計，降低了生產成本。 本論文在對Sigma-Delta A/D轉換器原理研究的基礎上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設計了一個主要應用于音頻信號處理的Sigma-Delta A/D轉換器，分辨率達到16位。在調制器的設計中，本文采用了多級噪聲整形MASH（2-1）級聯調制器結構，同時，考慮了各種非理想因素對系統性能的影響，在SDtoolbox工具的幫助下使用Simulink進行調制器系統設計。并使用Cadence Spectre對模塊電路進行設計仿真，包括運放，比較器，帶隙基準電壓源，CMOS開關，非交疊時鐘產生電路等。在數字抽取濾波器的設計中，采用了分級抽取技術，使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進行優化設計。并在原有的濾波器算法的基礎上，采用了CIC濾波器和半帶濾波器，設計出了運算量和存儲量都相對少的三級抽取濾波器系統，大大降低了功耗和面積。 論文的仿真結果表明，所設計的Sigma-Delta A/D轉換器信噪比達到102．3dB，滿足系統需要的16位精度要求。 關鍵詞：Sigma-Ddta； 信噪比； 多級噪聲整形； 數字抽取濾波器
標簽： SigmaDelta 音頻 模數轉換器
上傳時間： 2013-06-27
上傳用戶：songyuncen
作為性能優異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應用。因此有必要研究如何將現有的Turbo碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現的算法，將實驗室的理論研究成果轉化成為硬件產品。 論文主要的研究內容有以下兩點： 其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下，自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。 仿真結果表明：該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現，得到硬件電路，并對得到的譯碼器硬件電路進行測試。 測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
隨著數字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式，在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來，集成電路和數字通信技術飛速發展，FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片，在電子設計行業深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現對四路I/Q信號的調制，輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準，并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理，其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計，其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發，其中主要包括I2C接口實現，ASI到SPI的轉換，信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。
上傳時間： 2013-04-24
上傳用戶：sn2080395
本文采用基于運動補償的算法,對去隔行系統及其FPGA設計作了深入的研究.該系統包括三個關鍵模塊運動估計模塊是去隔行系統的設計重點,設計為雙向運動估計,采用菱形快速搜索算法,主要分為計算和控制兩大部分.計算部分為SAD計算模塊,采用累加樹和流水線技術;控制部分根據菱形搜索算法的第三步搜索的特點,對比較模塊、SAD暫存器等模塊做了具體的設計.對于運動補償模塊采用雙向補償的算法,補償精度為半像素.根據半像素點的位置將運動補償計算分為四個狀態,并通過對四個狀態計算特點的分析設計了加法器的結構復用.同時基于視頻數據處理的需要,設計了四個具有雙體存儲結構的內部緩存器,由FPGA內部的嵌入式陣列塊實現.根據運動估計模塊和運動補償模塊的計算特點,分別對緩存器的結構、讀寫時序和列序號控制進行設計,有效提高了數據的存取效率.本文對于這三個去隔行系統的關鍵模塊都給出了RTL級設計和模塊的功能仿真,并在最后一章中給出了去隔行系統的FPGA設計.
上傳時間： 2013-06-11
上傳用戶：han_zh
隨著空間科學任務的增加,需要處理的空間科學數據量激增,要求建立一個高速的空間數據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數據進行數據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續設計硬件電路,設計出的實際電路實現了將來自兩個不同速率的信源數據(1394總線數據和1553B總線數據)復接成一路符合CCSDS協議的位流業務數據.在實驗調試中對FPGA的輸出數據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片FPGA設計高速復接器,大幅度提高了數據的復接速率,可應用于未來的星載高速數據系統中,能夠完成在軌系統的數據復接任務.
上傳時間： 2013-07-17
上傳用戶：wfl_yy
