為實(shí) 現(xiàn)校 園教 學(xué) 管理 的信 息 化、 科學(xué) 化 和可 視化 ， 在分 析現(xiàn) 有 校園 信息 管理 系 統(tǒng)特 點(diǎn)的 基 礎(chǔ)上 ，研 究 了將 GIS 技術(shù) 和校園教 學(xué) MIS 系統(tǒng)集 成的方法 ，建立了 基于 CORBA 的校園 教學(xué)信息 集成模型 框架, 對(duì) 它的系統(tǒng) 體系結(jié)構(gòu) 、 功能 設(shè)計(jì)及實(shí) 現(xiàn)技術(shù)進(jìn) 行了比較 詳細(xì)的探 討，并以 應(yīng)用實(shí)例 闡述了基 于 C/S 模式的校 園教學(xué)管 理 GIS 查詢系統(tǒng) 的實(shí)現(xiàn) 方法 ，為實(shí)現(xiàn) 校園教學(xué) 管理可視 化提供了 一種有效 的解決方 案。
標(biāo)簽：
上傳時(shí)間： 2017-08-31
上傳用戶：lizhen9880
摘 要 ： 為實(shí) 現(xiàn)校 園教 學(xué) 管理 的信 息 化、 科學(xué) 化 和可 視化 ， 在分 析現(xiàn) 有 校園 信息 管理 系 統(tǒng)特 點(diǎn)的 基 礎(chǔ)上 ，研 究 了將 GIS 技術(shù) 和校園教 學(xué) MIS 系統(tǒng)集 成的方法 ，建立了 基于 CORBA 的校園 教學(xué)信息 集成模型 框架, 對(duì) 它的系統(tǒng) 體系結(jié)構(gòu) 、 功能 設(shè)計(jì)及實(shí) 現(xiàn)技術(shù)進(jìn) 行了比較 詳細(xì)的探 討，并以 應(yīng)用實(shí)例 闡述了基 于 C/S 模式的校 園教學(xué)管 理 GIS 查詢系統(tǒng) 的實(shí)現(xiàn) 方法 ，為實(shí)現(xiàn) 校園教學(xué) 管理可視 化提供了 一種有效 的解決方 案。
標(biāo)簽：
上傳時(shí)間： 2013-12-20
上傳用戶：偷心的海盜
本文提出了一種基于comPactFlash(CF)接口的便攜式數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案,采用 可編程邏輯器件實(shí)現(xiàn)CF接口控制及數(shù)據(jù)采集控制:CF接口部分實(shí)現(xiàn)與上位機(jī)的數(shù)據(jù)傳 送,數(shù)據(jù)采集控制部分完成量程變換!模數(shù)轉(zhuǎn)換控制等功能"上位機(jī)基于CF接口與下位 機(jī)進(jìn)行數(shù)據(jù)通信,給下位機(jī)發(fā)送量程控制字!數(shù)據(jù)采集參數(shù)等命令,采用中斷方式接收下 位機(jī)采集過來的數(shù)據(jù)并進(jìn)行處理,下位機(jī)只完成數(shù)據(jù)的采集"這種方案最大的優(yōu)勢(shì)是上位 機(jī)端的數(shù)據(jù)處理軟件易于修改,以面向不同的應(yīng)用" 目前基于CF接口的設(shè)計(jì)采用專用芯片實(shí)現(xiàn)接口控制,由FPGA!DSP等實(shí)現(xiàn)邏輯功 能,這種多芯片方案雖然設(shè)計(jì)簡(jiǎn)單,但成本高,功耗大"本課題首先根據(jù)CF規(guī)范,設(shè)計(jì) 了一種基于可編輯邏輯器件的CF卡端接口,實(shí)現(xiàn)了存儲(chǔ)器模式和I/O模式兩種傳輸方式 的接口設(shè)計(jì),并在此基礎(chǔ)上完成了數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)"相比較傳統(tǒng)方案,本方案設(shè)計(jì)靈 活,系統(tǒng)成本和功耗更低"此外,本課題設(shè)計(jì)的基于可編輯邏輯器件的CF卡端接口具有 通用性,在此基礎(chǔ)上可實(shí)現(xiàn)其它多種基于CF接口的便攜式I/O設(shè)備" 本課題完成的數(shù)據(jù)采集系統(tǒng)中,用于邏輯控制的可編程邏輯器件采用了FPGA和 CPLD兩種實(shí)現(xiàn)方案"在完成系統(tǒng)的硬件和軟件設(shè)計(jì)后,對(duì)系統(tǒng)進(jìn)行了測(cè)試,結(jié)果表明系 統(tǒng)成功地實(shí)現(xiàn)了數(shù)據(jù)采集!處理!顯示和控制,采用CPLD作為本設(shè)計(jì)的邏輯控制在系 統(tǒng)功耗方面具有明顯的優(yōu)勢(shì)"
標(biāo)簽： ComPactFlash接口可編輯邏輯器件數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2015-05-25
上傳用戶：wjc511
基于LabVIEWFPGA的三相鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn)摘要：針對(duì)傳統(tǒng) ＦＰＧＡ 模式開發(fā)的鎖相環(huán)在實(shí)時(shí)人機(jī)交互方面的不足，設(shè) 計(jì) 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技術(shù)的三相鎖相環(huán)；方 案 以 ｓｂＲＩＯ－９６３１模塊為硬件平臺(tái)，利用 ＬａｂＶＩＥＷ 編程控制 ＦＰＧＡ 邏輯，在 ＦＰＧＡ 中分三級(jí)流水線實(shí)現(xiàn)了基于ｄｑ變換的鎖相環(huán)算法，并通 過 ＦＩＦＯ 實(shí)時(shí)上傳采集信號(hào)、鎖定相位至 ＰＣ機(jī)，最后在 ＰＣ機(jī)上實(shí)現(xiàn)對(duì)鎖相環(huán)性能分析、ＰＩ參數(shù)調(diào)控和１ 三相鎖相環(huán)模型 三相鎖相環(huán)是基于靜止坐標(biāo)變換和旋轉(zhuǎn)坐標(biāo)變換 （ｄｑ變 換）的矢量變換實(shí)現(xiàn)的 ＶＣＯ 反饋控制。基于ｄｑ變換的改進(jìn)型 鎖相環(huán)模型，在ｄｑ變換的基礎(chǔ)上提取正序分量進(jìn)行 ＶＣＯ 反饋 控制，以抑制電壓不 平 衡 的 擾 動(dòng)［４－５］，如 圖１所示。三相 信 號(hào) 首先經(jīng)過靜止坐標(biāo)變換到ａβ坐標(biāo)系μａ、μβ，然后經(jīng)過 Ｔ／４延時(shí) 單元和計(jì)算單元計(jì)算出三相信號(hào)的正序分量變換到ａβ坐 標(biāo) 系 上的μａｐ 、μβｐ ，此時(shí)μａｐ 、μβｐ 是不帶電壓畸變干擾的分量，對(duì) 其進(jìn)行旋轉(zhuǎn)坐標(biāo)變換得到μｄ、μｑ。 ｕｑ ＝ｋ＊ｓｉｎ（ωｔ－ω０ｔ） （１） μｑ 的表達(dá)如式 （１）所 示，ｋ為與輸入電壓有關(guān)的數(shù)，ｗ、 ｗ０ 分別為輸入信號(hào)角頻率和鎖定信號(hào)角頻率。當(dāng)μｑ 由交流變 量變?yōu)橹绷鞣至繒r(shí)，ｗ＝ｗ０，鎖 相環(huán)完 成 鑒 相，經(jīng) 過 ＶＣＯ 控 制最終鎖定相位θ。 ２ 方案設(shè)計(jì) 系統(tǒng)方案如圖２所示，包括三相信號(hào)的輸入、信號(hào)鎖相和 實(shí)時(shí)調(diào)控３個(gè)部分。其中信號(hào)采集和鎖相處理在ｓｂＲＩＯ－９６３１ 模塊 實(shí)現(xiàn)，利 用ｓｂＲＩＯ－９６３１高速運(yùn)行的特點(diǎn)，對(duì) 三 相信 號(hào) 進(jìn)行采集、鎖相和輸出；ＰＩ參數(shù)和θ作為 ＦＰＧＡ 和 ＰＣ機(jī)的共 享變量實(shí)現(xiàn)數(shù)據(jù)交互，由ＰＣ機(jī)設(shè)置ＰＩ參數(shù)、
上傳時(shí)間： 2022-02-18
上傳用戶：XuVshu
廣東工業(yè)大學(xué)碩士學(xué)位論文 (工學(xué)碩士) 基于FPGA的PCIE數(shù)據(jù)采集卡設(shè)計(jì)數(shù)據(jù)采集處理技術(shù)與傳感器技術(shù)、信號(hào)處理技術(shù)和PC機(jī)技術(shù)共同構(gòu)成檢測(cè) 技術(shù)的基礎(chǔ)，其中數(shù)據(jù)采集處理技術(shù)作為實(shí)現(xiàn)自動(dòng)化檢測(cè)的前提，在整個(gè)數(shù)字化 系統(tǒng)中處于尤為重要的地位。對(duì)于核磁共振這樣復(fù)雜的系統(tǒng)設(shè)備，實(shí)現(xiàn)自動(dòng)化測(cè) 試顯得尤為必要，又因?yàn)楹舜殴舱癯上裣到y(tǒng)的特殊性，對(duì)數(shù)據(jù)的采集有特殊要求， 需要根據(jù)各種脈沖序列的不同要求設(shè)置采樣點(diǎn)數(shù)和采樣間隔，根據(jù)待采信號(hào)的不 同帶寬來設(shè)置采樣率，將系統(tǒng)成像的數(shù)據(jù)采集下來進(jìn)行處理，最后重建圖像和顯 示。因此本文基于現(xiàn)有的采集技術(shù)開發(fā)專門應(yīng)用于核磁共振成像的數(shù)據(jù)采集卡。 該采集卡從軟件與硬件兩個(gè)方面對(duì)基于FPGA的PCIE數(shù)據(jù)采集卡進(jìn)行了研 究，并完成了實(shí)物設(shè)計(jì)。軟件方面以FPGA為核心芯片完成數(shù)據(jù)采集卡的接口控 制以及數(shù)據(jù)處理。通過Altera的GXB IP核對(duì)數(shù)據(jù)進(jìn)行捕捉，同時(shí)根據(jù)實(shí)際需要 設(shè)計(jì)了傳輸協(xié)議，由數(shù)據(jù)處理模塊將捕捉到的數(shù)據(jù)通過CIC濾波器進(jìn)行抽取濾 波，然后將信號(hào)存入DDR2 SDRAM存儲(chǔ)芯片中。在傳輸接口設(shè)計(jì)上采用PCIE 總線接口的數(shù)據(jù)傳輸模式，并利用FPGA的IP核資源完成接口的邏輯控制。 硬件部分分為FPGA外圍配置電路、DDR2接口電路、PCIE接口電路等模 塊。該采集卡硬件系統(tǒng)由Flash對(duì)FPGA進(jìn)行初始化，通過FPGA配置PCIE總 線，根據(jù)FPGA中PCIE通道引腳的要求進(jìn)行布局布線。DDR2接口電路模塊依 據(jù)DDR2芯片驅(qū)動(dòng)和接收端的電平標(biāo)準(zhǔn)、端接方式確定DDR2與FPGA之間通 信的各信號(hào)走線。針對(duì)各個(gè)模塊接口電路的特點(diǎn)分別進(jìn)行眼圖測(cè)試，分析了板卡 的通信質(zhì)量，對(duì)整個(gè)原理圖布局進(jìn)行了設(shè)計(jì)優(yōu)化。 通過測(cè)試，該數(shù)據(jù)采集卡實(shí)現(xiàn)了通過CPLD對(duì)FPGA進(jìn)行加載，并在FPGA 內(nèi)部實(shí)現(xiàn)了抽取濾波等高速數(shù)字信號(hào)處理，各種接IsI和控制邏輯以及通過大容量 的DDR2 SDRAM緩存各種數(shù)據(jù)處理結(jié)果正確。經(jīng)系統(tǒng)成像，該采集卡采集下來 的數(shù)字信息可通過圖像重建準(zhǔn)確成像，為核磁共振成像系統(tǒng)的工程實(shí)現(xiàn)打下了良 好的成像基礎(chǔ)。
標(biāo)簽： 核磁共振 信號(hào)處理 FPGA PCIE DDR2
上傳時(shí)間： 2022-06-21
上傳用戶：fliang
【摘要】針對(duì)目前便攜式人體心率采集系統(tǒng)的研究，本文提出了一種通過搭建以STM32ZET6為控制核心，以脈搏傳感器SON1205為外部檢測(cè)模塊，通過C語言在KEIL5編程軟件下，設(shè)計(jì)心率檢測(cè)算法來實(shí)現(xiàn)對(duì)人體心率的檢測(cè)，本系統(tǒng)還能夠通過無線傳輸模塊NRF2401實(shí)現(xiàn)將采集到的人體心率等信息進(jìn)行實(shí)時(shí)的傳輸，從而可以實(shí)現(xiàn)一種遠(yuǎn)程監(jiān)控，同時(shí)，系統(tǒng)還能夠?qū)z測(cè)到的人體心率通過液晶模塊顯示。實(shí)驗(yàn)表明，該系統(tǒng)工作穩(wěn)定，誤差較小，數(shù)據(jù)傳輸正常，能夠達(dá)到我們整套系統(tǒng)的要求。
標(biāo)簽： stm32 單片機(jī) 人體心率采集系統(tǒng)
上傳時(shí)間： 2022-07-11
上傳用戶：trh505
聲音圖像信號(hào)采集與傳輸系統(tǒng)的研究
標(biāo)簽： 圖像信號(hào) 傳輸系統(tǒng) 采集
上傳時(shí)間： 2013-07-27
上傳用戶：eeworm
數(shù)據(jù)采集與處理
標(biāo)簽： 數(shù)據(jù)采集與處理
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
聲音圖像信號(hào)采集與傳輸系統(tǒng)的研究 .nh
標(biāo)簽： nh 圖像信號(hào) 傳輸系統(tǒng) 采集
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
《一學(xué)就會(huì)做紅燒肉》（楊桃文化.美食講堂系列）[臺(tái).蘇信川][汕頭大學(xué)版.2006][PDF]
上傳時(shí)間： 2013-07-20
上傳用戶：eeworm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
