常用收信電子管應用手冊
上傳時間: 2013-04-15
上傳用戶:eeworm
單片機外圍器件實用手冊 輸入通道器件分冊
上傳時間: 2013-06-13
上傳用戶:eeworm
G.7713自動交換光網(wǎng)絡信令標準 西文
上傳時間: 2013-07-09
上傳用戶:eeworm
專輯類-電子管及音響相關專輯-43冊-454M 常用收信電子管應用手冊-257頁-4.9M.pdf
上傳時間: 2013-06-10
上傳用戶:qlpqlq
New-尚未歸類-412冊-8.64G 信電路業(yè)余制作150例-281頁-6.6M.pdf
上傳時間: 2013-05-23
上傳用戶:CSUSheep
專輯類-單片機專輯-258冊-4.20G 單片機外圍器件實用手冊-輸入通道器件分冊-595頁-10.4M.pdf
上傳時間: 2013-07-24
上傳用戶:diamondsGQ
高性能ADC產品的出現(xiàn),給混合信號測試領域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化,減少了單個ADC的平均測試時間,從而降低ADC測試成本。 本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上,總結了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法,并對2個ADC在不同樣本數(shù)條件下進行并行測試。 通過在FPGA內部實現(xiàn)ADC測試時域算法和頻域算法相結合的方法來搭建測試系統(tǒng),完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵信號,共用一個FPGA內部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道,并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊,并行地實現(xiàn)了ADC參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實驗條件下,對WM8731L片內2個被測.ADC并行地進行參數(shù)評估,被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結果表明,通過在FPGA內配置2個獨立的參數(shù)計算模塊,可并行地實現(xiàn)對2個相同ADC的參數(shù)評估,減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制,就可實現(xiàn)多個被測ADC在同一時刻并行地被評估,配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn),具有可行性,但由于噪聲的影響,測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。 關鍵詞:ADC測試;并行;參數(shù)評估;FPGA;FFT
上傳時間: 2013-07-11
上傳用戶:tdyoung
直接數(shù)字頻率合成(DDS)是七十年代初提出的一種新的頻率合成技術,其數(shù)字結構滿足了現(xiàn)代電子系統(tǒng)的許多要求,因而得到了迅速的發(fā)展。現(xiàn)場可編程門陣列器件(FPGA)的出現(xiàn),改變了現(xiàn)代電子數(shù)字系統(tǒng)的設計方法,提供了一種全新的設計模式。本論文結合這兩項技術,并利用單片機控制靈活的特點,開發(fā)了一種雙通道波形發(fā)生器。在實現(xiàn)過程中,選用了Altera公司的EP1C6Q240C8芯片作為產生波形數(shù)據(jù)的主芯片,充分利用了該芯片的超大集成性和快速性。在控制芯片上選用ATMAL的AT89C51單片機作為控制芯片。本設計中,F(xiàn)PGA芯片的設計和與控制芯片的接口設計是一個難點,本文利用Altera的設計工具Quartus Ⅱ并結合Verilog-HDL語言,采用硬件編程的方法很好地解決了這一問題。 本文首先介紹了波形發(fā)生器的研究背景和DDS的理論。然后詳盡地敘述了用EP1C6Q240C8完成DDS模塊的設計過程,這是設計的基礎。接著分析了整個設計中應處理的問題,根據(jù)設計原理就功能上進行了劃分,將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現(xiàn)。然后就這三個部分分別詳細地進行了闡述。并且通過系列實驗,詳細地分析了該波形發(fā)生器的功能、性能、實現(xiàn)和實驗結果。最后,結合在設計中的一些心得體會,提出了本設計中的一些不足和改進意見。通過實驗說明,本設計達到了預定的要求,并證明了采用軟硬件結合,利用FPGA實現(xiàn)基于DDS架構的雙路波形發(fā)生器是可行的。
上傳時間: 2013-06-09
上傳用戶:wxhwjf
當前,隨著電子技術的飛速發(fā)展,智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大,要求數(shù)據(jù)傳送的速度也越來越快,傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下,采用高速數(shù)據(jù)傳輸技術成為必然,DMA(直接存儲器訪問)技術就是較理想的解決方案之一,能夠滿足信息處理實時性和準確性的要求。 本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術支撐,設計DMA控制器的總體結構。在通道檢測模塊中,解決了信號抗干擾和請求信號撤銷問題,并提出并行通道檢測算法;在優(yōu)先級管理模塊中提出了動態(tài)優(yōu)先級端口響應機制;在傳輸模塊中采用狀態(tài)機的設計思想設計多個通道的數(shù)據(jù)傳輸。通過各模塊問題的解決及新方法的采用,最終設計出基于FPGA的多通道DMA控制器的IP軟核。實驗仿真結果表明,本控制器傳輸速度較快,主頻達100MHz以上,且工作穩(wěn)定。
上傳時間: 2013-05-16
上傳用戶:希醬大魔王
CN1185是一款低功耗四通道電壓監(jiān)測芯片,其消耗的電流只有7.3微安,非常適合監(jiān)測電池電壓。芯片內部包含四個電壓比較器,每個比較器的正輸入端接到芯片內部的電壓基準源,可以用來監(jiān)測4個不同的電壓
上傳時間: 2013-06-21
上傳用戶:yuanyuan123