<cite id="664wg"></cite>
本文：采用了FPGA方法來模擬高動態(tài)(Global Position System GPS)信號源中的C／A碼產(chǎn)生器。C／A碼在GPS中實現(xiàn)分址、衛(wèi)星信號粗捕和精碼(P碼)引導捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進行仿真和綜合。
標簽： FPGA GPS 模擬 動態(tài)
上傳時間： 2013-08-31
上傳用戶：pwcsoft
自己現(xiàn)在用的CPLD下載線，用74HC244芯片\r\n要注意設(shè)置下載模式
標簽： CPLD 244 74 HC
上傳用戶：dancnc
基于fpga的JPEG編解碼器設(shè)計，采用流水線優(yōu)化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。
標簽： fpga JPEG 編解碼器
上傳用戶：taa123456
用CPLD控制曼徹斯特編解碼器，很詳細的文字說明。
標簽： CPLD 控制 曼徹斯特 編解碼器
上傳時間： 2013-09-01
上傳用戶：xiaodu1124
本文詳細介紹了制作電路板的方法及步驟.\r\n實驗板的功能\r\n這個實驗板可以做如下實驗：\r\n1．可以進行運算器（加、減、乘和除法）、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實驗\r\n2．可以進行觸發(fā)器、寄存器、計數(shù)器和一般時序電路的實驗\r\n3．可以進行頻率計電路、時鐘電路、計時電路、交通燈等復雜數(shù)字系統(tǒng)的實驗\r\n4．加擴展板可以進行A/D、D/A、串行E2ROM和8031單片機等方面的實驗\r\n
標簽： CPLD 電路 實驗板
上傳用戶：吾學吾舞
摘要本文介紹了一種用CPLD設(shè)計GPS數(shù)字通道相關(guān)器中C／A碼產(chǎn)生囂的方法，詳細分析了設(shè)計原理并給出了相應(yīng)的仿真結(jié)果．這種設(shè)計方法已在我們研制的GPS，GLONASS兼容機中得到實際應(yīng)用。
標簽： CPLD GPS 數(shù)字
上傳用戶：wangdean1101
JPEG2000分數(shù)位平面編碼器的fpga電路實現(xiàn)
標簽： JPEG 2000 fpga 分
上傳時間： 2013-09-03
上傳用戶：牛布牛
本人編寫的FPGA光電編碼器輸入模塊,沒有實驗,但仿真基本實現(xiàn),希望有參考價值.
標簽： FPGA 光電編碼器 輸入 模塊
上傳用戶：s363994250
論文格式，內(nèi)含Viterbi編解碼器的完整vhdl代碼，文件為.nh格式
標簽： Viterbi vhdl 編解碼器 代碼
上傳用戶：qiaoyue
基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計，用于設(shè)計EDA
標簽： CPLD-FPGA 整數(shù) 分頻器
上傳用戶：pioneer_lvbo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<li id="sck2m"></li>
