使用ado 來自動管理資料庫,使用表單設(shè)計(jì)關(guān)念自動產(chǎn)生相對應(yīng)資料庫.
標(biāo)簽: ado
上傳時(shí)間: 2017-08-06
上傳用戶:onewq
學(xué) 生 管 理 信 息 系 統(tǒng),前端開發(fā)工具為Visual Basic 6.0,后端數(shù)據(jù)庫的開發(fā)工具為Access 2000,
標(biāo)簽: Visual Basic 6.0 開發(fā)工具
上傳時(shí)間: 2017-09-01
上傳用戶:上善若水
MUSIC算法的仿真及性能分析:信源數(shù)N=3,分別來自于 =-10度, =0度, =10度;信源為相互獨(dú)立幅度相同的信號;噪聲為服從高斯分布的獨(dú)立噪聲;均勻等距直線陣,陣元數(shù)為8,波長 ;
上傳時(shí)間: 2017-09-03
上傳用戶:lijianyu172
Sigma-Delta A/D轉(zhuǎn)換器利用過采樣,噪聲整形和數(shù)字濾波技術(shù),有效衰減了輸出信號帶內(nèi)的量化噪聲,提高了信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比,它降低了對模擬電路性能指標(biāo)和元件精度的要求,簡化了模擬電路的設(shè)計(jì),降低了生產(chǎn)成本。 本論文在對Sigma-Delta A/D轉(zhuǎn)換器原理研究的基礎(chǔ)上,基于TSMC0.18um工藝,采用1.8V工作電源,128倍的過采樣率,6.4MHz的采樣頻率,設(shè)計(jì)了一個主要應(yīng)用于音頻信號處理的Sigma-Delta A/D轉(zhuǎn)換器,分辨率達(dá)到16位。在調(diào)制器的設(shè)計(jì)中,本文采用了多級噪聲整形MASH(2-1)級聯(lián)調(diào)制器結(jié)構(gòu),同時(shí),考慮了各種非理想因素對系統(tǒng)性能的影響,在SDtoolbox工具的幫助下使用Simulink進(jìn)行調(diào)制器系統(tǒng)設(shè)計(jì)。并使用Cadence Spectre對模塊電路進(jìn)行設(shè)計(jì)仿真,包括運(yùn)放,比較器,帶隙基準(zhǔn)電壓源,CMOS開關(guān),非交疊時(shí)鐘產(chǎn)生電路等。在數(shù)字抽取濾波器的設(shè)計(jì)中,采用了分級抽取技術(shù),使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進(jìn)行優(yōu)化設(shè)計(jì)。并在原有的濾波器算法的基礎(chǔ)上,采用了CIC濾波器和半帶濾波器,設(shè)計(jì)出了運(yùn)算量和存儲量都相對少的三級抽取濾波器系統(tǒng),大大降低了功耗和面積。 論文的仿真結(jié)果表明,所設(shè)計(jì)的Sigma-Delta A/D轉(zhuǎn)換器信噪比達(dá)到102.3dB,滿足系統(tǒng)需要的16位精度要求。 關(guān)鍵詞:Sigma-Ddta; 信噪比; 多級噪聲整形; 數(shù)字抽取濾波器
標(biāo)簽: SigmaDelta 音頻 模數(shù)轉(zhuǎn)換器
上傳時(shí)間: 2013-06-27
上傳用戶:songyuncen
近些年來,隨著電力電子技術(shù)的發(fā)展,電力電子系統(tǒng)集成受到越來越多的關(guān)注,其中標(biāo)準(zhǔn)化模塊的串并聯(lián)技術(shù)成為研究熱點(diǎn)之一。輸入并聯(lián)輸出串聯(lián)型(Input-Parallel and Output-Series,IPOS)組合變換器適用于大功率高輸出電壓的場合。 要保證IPOS組合變換器正常工作,必須保證其各模塊的輸出電壓均衡。本文首先揭示了IPOS組合變換器中每個模塊輸入電流均分和輸出電壓均分之間的關(guān)系,在此基礎(chǔ)上提出一種輸出均壓控制方案,該方案對系統(tǒng)輸出電壓調(diào)節(jié)沒有影響。選擇移相控制全橋(Full-Bridge,F(xiàn)B)變換器作為基本模塊,對n個全橋模塊組成的IPOS組合變換器建立小信號數(shù)學(xué)模型,推導(dǎo)出采用輸出均壓控制方案的IPOS-FB系統(tǒng)的數(shù)學(xué)模型,該模型證明各模塊輸出均壓閉環(huán)不影響系統(tǒng)輸出電壓閉環(huán)的調(diào)節(jié),給出了模塊輸出均壓閉環(huán)和系統(tǒng)輸出電壓閉環(huán)的補(bǔ)償網(wǎng)絡(luò)參數(shù)設(shè)計(jì)。對于IPOS組合變換器,采用交錯控制,由于電流紋波抵消效應(yīng),輸入濾波電容容量可大大減小;由于電壓紋波抵消作用,在相同的系統(tǒng)輸出電壓紋波下,各模塊的輸出濾波電容可大大減小,由此可以提高變換器的功率密度。 根據(jù)所提出的輸出均壓控制策略,在實(shí)驗(yàn)室研制了一臺由兩個1kW全橋模塊組成的IPOS-FB原理樣機(jī),每個模塊輸入電壓為270V,輸出電壓為180V。并進(jìn)行了仿真和實(shí)驗(yàn)驗(yàn)證,結(jié)果均表明本控制方案是正確有效的。
標(biāo)簽: 輸入 并聯(lián) 串聯(lián)
上傳時(shí)間: 2013-06-17
上傳用戶:cwyd0822
作為性能優(yōu)異的糾錯編碼,Turbo碼自誕生以來就一直受到理論界以及工程應(yīng)用界的關(guān)注。TD—SCDMA是我國擁有自主知識產(chǎn)權(quán)的3G通信標(biāo)準(zhǔn),該標(biāo)準(zhǔn)把Turbo碼是作為前向糾錯體制,但Turbo碼的譯碼算法比較復(fù)雜并且需要多次迭代,這造成Turbo碼譯碼延時(shí)大,譯碼速度慢,因此限制了Turbo碼的實(shí)際應(yīng)用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進(jìn)行簡化,加速,使其轉(zhuǎn)化成為適合在硬件上實(shí)現(xiàn)的算法,將實(shí)驗(yàn)室的理論研究成果轉(zhuǎn)化成為硬件產(chǎn)品。 論文主要的研究內(nèi)容有以下兩點(diǎn): 其一,提出信道自適應(yīng)迭代譯碼方案。在事先設(shè)定最大迭代次數(shù)的情況下,自適應(yīng)Turbo碼譯碼算法能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)。 仿真結(jié)果表明:該自適應(yīng)迭代譯碼方案能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù),在保證譯碼性能基本上沒有損失的情況下,有效減少譯碼時(shí)間,明顯提高譯碼速度。 其二,根據(jù)得到的信道自適應(yīng)迭代譯碼方案,借助Xilinx公司Spartan3 FPGA硬件平臺,使用Verilog硬件描述語言,將用C/C++語言寫成的信道自適應(yīng)迭代譯碼算法轉(zhuǎn)化成為硬件設(shè)計(jì)實(shí)現(xiàn),得到硬件電路,并對得到的譯碼器硬件電路進(jìn)行測試。 測試結(jié)果表明:隨著信道的變化,硬件電路的譯碼速度也隨之自動變化,信噪比越高譯碼速度越快,并且硬件譯碼器性能(誤比特率)與實(shí)驗(yàn)仿真基本一致。
上傳時(shí)間: 2013-05-31
上傳用戶:huyiming139
隨著數(shù)字時(shí)代的到來,信息化程度的不斷提高,人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式,在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來,集成電路和數(shù)字通信技術(shù)飛速發(fā)展,F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開發(fā)芯片,在電子設(shè)計(jì)行業(yè)深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路QAM調(diào)制的全過程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實(shí)現(xiàn)對四路I/Q信號的調(diào)制,輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn),并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理,其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì),其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā),其中主要包括I2C接口實(shí)現(xiàn),ASI到SPI的轉(zhuǎn)換,信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標(biāo)測試。 最終系統(tǒng)指標(biāo)測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國標(biāo)的要求。
上傳時(shí)間: 2013-04-24
上傳用戶:sn2080395
隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速復(fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對整個空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對多個信號源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計(jì)中,用VHDL語言對高速復(fù)接器進(jìn)行行為級建模,為了驗(yàn)證這個模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動作特點(diǎn),對程序輸入信號進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計(jì)硬件電路,設(shè)計(jì)出的實(shí)際電路實(shí)現(xiàn)了將來自兩個不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實(shí)驗(yàn)調(diào)試中對FPGA的輸出數(shù)據(jù)進(jìn)行檢驗(yàn),同時(shí)對設(shè)計(jì)方法進(jìn)行驗(yàn)證.驗(yàn)證結(jié)果完全符合設(shè)計(jì)目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計(jì)高速復(fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).
上傳時(shí)間: 2013-07-17
上傳用戶:wfl_yy
LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下,結(jié)合連續(xù)相位MSK調(diào)制,滿足歸一化信噪比SNR=2dB時(shí),系統(tǒng)誤碼率低于10-4。根據(jù)課題背景,本文主要研究基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長的平方成正比,編碼復(fù)雜度大,成為編碼硬件實(shí)現(xiàn)的一個障礙;論文針對實(shí)際系統(tǒng)的預(yù)期指標(biāo),通過對多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析,基于1/2碼率,1024和2048兩種幀長,設(shè)計(jì)了三種編碼器的備選方案,分別為直接下三角編碼器,串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對于每種編碼器,分別設(shè)計(jì)了其整體結(jié)構(gòu),并對每種編碼器的功能模塊進(jìn)行深入研究,設(shè)計(jì)完成后利用第3方軟件MODELSIM對編碼器進(jìn)行了時(shí)序仿真;根據(jù)時(shí)序仿真結(jié)果和綜合報(bào)告對三種編碼方案進(jìn)行比較,最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實(shí)現(xiàn)的編碼方案。 最后,在FPGA中硬件實(shí)現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對其進(jìn)行測試,利用MATLAB仿真程序和串口通信工具最終驗(yàn)證了這種編碼器的正確性和硬件可實(shí)現(xiàn)性。
標(biāo)簽: LDPC FPGA 編碼器 實(shí)現(xiàn)研究
上傳時(shí)間: 2013-08-02
上傳用戶:林魚2016
遙感圖像在人類生活和軍事領(lǐng)域的應(yīng)用日益廣泛,適合各種要求的遙感圖像編碼技術(shù)具有重要的現(xiàn)實(shí)意義。基于小波變換的內(nèi)嵌編碼技術(shù)已成為當(dāng)前靜止圖像編碼領(lǐng)域的主流,其中就包括基于分層樹集合分割排序(Set Partitioning inHierarchical Trees,SPIHT)的內(nèi)嵌編碼算法。這種算法具有碼流可隨機(jī)獲取以及良好的恢復(fù)圖像質(zhì)量等特性,因此成為實(shí)際應(yīng)用中首選算法。隨著對圖像編碼技術(shù)需求的不斷增長,尤其是在軍事應(yīng)用領(lǐng)域如衛(wèi)星偵察等方面,這種編碼算法亟待轉(zhuǎn)換為可應(yīng)用的硬件編碼器。 在靜止圖像編碼領(lǐng)域,高性能的圖像編碼器設(shè)計(jì)一直是相關(guān)研究人員不懈追求的目標(biāo)。本文針對靜止圖像編碼器的設(shè)計(jì)作了深入研究,并致力于高性能的圖像編碼算法實(shí)現(xiàn)結(jié)構(gòu)的研究,提出了具有創(chuàng)新性的降低計(jì)算量、存儲量,提高壓縮性能的算法實(shí)現(xiàn)結(jié)構(gòu),并成功應(yīng)用于圖像編碼硬件系統(tǒng)中。這個方案還支持壓縮比在線可調(diào),即在不改變硬件框架的條件下可按用戶要求實(shí)現(xiàn)16倍到2倍的壓縮,以適應(yīng)不同的應(yīng)用需求。本文所做的工作包括了兩個部分。 1.一種基于行的實(shí)時(shí)提升小波變換實(shí)現(xiàn)結(jié)構(gòu):該結(jié)構(gòu)同時(shí)處理行變換和列變換,并且在圖像邊界采用對稱擴(kuò)展輸出邊界數(shù)據(jù),使得圖像小波變換時(shí)間與傳統(tǒng)的小波變換相比提高了將近2.6倍,提高了硬件系統(tǒng)的實(shí)時(shí)性。該結(jié)構(gòu)還合理地利用和調(diào)度內(nèi)部緩沖器,不需要外部緩沖器,大大降低了硬件系統(tǒng)對存儲器的要求。 2.一種采用左遍歷的比特平面并行SPIHT編碼結(jié)構(gòu):在該編碼結(jié)構(gòu)中,空間定位生成樹采用深度優(yōu)先遍歷方式,比特平面同時(shí)處理極大地提高了編碼速度。
上傳時(shí)間: 2013-06-17
上傳用戶:abc123456.
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1