Verilog HDL的程式，上網找到SPI程式， vspi.v這程式相當好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進行模擬，而最外層的程式是test_createspi.v！
標簽： Verilog HDL 程式
上傳時間： 2017-03-06
上傳用戶：onewq
ARM CPU 指令集概念，特殊狀況處理方式 控制流程等介紹
標簽： ARM CPU 指令集
上傳時間： 2013-12-31
上傳用戶：dbs012280
基本輸出入，與檔案處理。在Java程式的JFrame視窗使用AWT的List元件和File物件建立瀏覽檔案和資料夾。
標簽：
上傳時間： 2017-09-04
上傳用戶：225588
這是我自己寫的音框取決方法的程式，對於語音處理方面的使用者或許有幫助。
標簽： 程式
上傳時間： 2013-12-18
上傳用戶：aysyzxzm
安裝塌所1、通凰良好少溫策及灰座之塌所。2、雜腐蝕性、引火性氛髓、油急、切削液、切前粉、戴粉等聚境。3、雜振勤的場所。4、雜水氟及踢光直射的場所。1、本距勤器探用自然封流冷御方式正隨安裝方向局垂直站立方式2、在配電箱中需考感溫升情況未連有效散熟及冷御效果需保留足豹的空固以取得充分的空氟。3、如想要使控制箱內溫度連到一致需增加凰扇等散熱毅倩。4、組裝睛廊注意避免贊孔屑及其他翼物掉落距勤器內。5、安裝睛請硫資以M5螺練固定。6、附近有振勤源時請使用振勤吸收器防振橡腥來作腐噩勤器的防振支撐。7、勤器附近有大型磁性陰嗣、熔接樓等雄部干援源睛，容易使距勤器受外界干攝造成誤勤作，此時需加裝雄部濾波器。但雍訊濾波器舍增加波漏電流，因此需在愿勤器的輸入端裝上經緣羹愿器（Transformer）。*配象材料依照使用電象規格]使用。*配象的喪度：指令輸入象3公尺以內。編碼器輸入綜20公尺以內。配象時請以最短距薄速接。*硫賞依照操單接象圈配象，未使用到的信貌請勿接出。*局連輸出端（端子U、V、W）要正硫的速接。否則伺服焉速勤作舍不正常。*隔雄綜必須速接在FG端子上。*接地請以使用第3砸接地（接地電阻值腐100Ω以下），而且必須罩黏接地。若希望易速輿械之周腐紀緣狀懲畸，請將連接地。*伺服距勤器的輸出端不要加裝電容器，或遇（突波）吸收器及雅訊濾波器。*裝在控制輸出信號的DC繼電器，其遏（突波）吸收用的二梗溜的方向要速接正硫，否則食造成故障，因而雜法輸出信猶，也可能影馨緊急停止的保渡迎路不座生作用。*腐了防止雍部造成的錯溪勤作，請探下列的威置：請在電源上加入經緣雯愿器及雅亂濾波器等裝置。請將勤力緣（雷源象、焉連緣等的蘊雷回路）奧信蔬緣相距30公分以上來配練，不要放置在同一配緣管內。
標簽： tsda
上傳時間： 2022-05-28
上傳用戶：zhanglei193
單片機實現短信收發程序，極品號程序 呵呵，大家一起學習呀。
標簽： 短信 程序
上傳時間： 2014-10-27
上傳用戶：zhouli
日立SH-2 CPU核的VERLOG源碼，可在ISE6上綜合，有說明文檔
標簽： VERLOG CPU SH 日立
上傳時間： 2015-03-17
上傳用戶：開懷常笑
介紹了一種在DSP 仿真環境下,采用C 語言對FLA SH 進行在系統編程( ISP)的 方法,同時介紹了TM S320VC5402 的Boo t loader 原理,給出了DSP 的并行FLA SH 引導功能實現 方案,并且給出了一個簡單的測試實例
標簽： DSP FLA loader 5402
上傳時間： 2014-10-12
上傳用戶：caixiaoxu26
Unix 第 6 版的 sh 手冊和源碼，感興趣請參考`The UNIX Time-Sharing System , CACM, July, 1974，它給出 Shell 操作的理論。 chdir (I), login (I), wait (I), shift (I)
標簽： Unix sh 源碼
上傳時間： 2014-08-15
上傳用戶：wys0120
定時器程序 采用89c2051 SL存放秒的個位數 SH存放秒的十位數 ML存放分的個位數 MH存放分的十位數 HL存放時的個位數 HH存放時的十位數
標簽： 89c2051 分 定時器 程序
上傳時間： 2014-01-25
上傳用戶：yxgi5
蟲蟲下載站版權所有 京ICP備2021023401號-1
