基于FPGA的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.
標(biāo)簽： FPGA 分頻器
上傳時間： 2013-08-15
上傳用戶：llwap
fredivn.vhd 偶數(shù)分頻\r\nfredivn1.vhd 奇數(shù)分頻\r\nfrediv16.vhd 16分頻\r\nPULSE.vhd 數(shù)控分頻器
標(biāo)簽： FPGA 分頻器 源代碼
上傳用戶：lizhen9880
可以顯示時、分、秒，可以設(shè)置時間，精度要求0.001s ，允許電壓： 3.3V\r\n
標(biāo)簽： FPGA 分 源代碼
上傳用戶：xhz1993
5分鐘學(xué)會使用CPLD,經(jīng)典資料，有想學(xué)習(xí)CPLD的朋友有福了
標(biāo)簽： CPLD 分
上傳時間： 2013-08-22
上傳用戶：xmsmh
FPGA分頻 控制4個LED連續(xù)閃爍 形成累加的效果
標(biāo)簽： FPGA LED 分頻 控制
上傳時間： 2013-08-23
上傳用戶：daguogai
真序擴(kuò)頻通信系統(tǒng)的SYSTEMVIEW信真及其FPGA實現(xiàn)發(fā)送端設(shè)計
標(biāo)簽： SYSTEMVIEW FPGA 發(fā)送
上傳時間： 2013-08-28
上傳用戶：debuchangshi
用Verilog實現(xiàn)基于FPGA的通用分頻器
標(biāo)簽： Verilog FPGA 分頻器
上傳時間： 2013-08-30
上傳用戶：xingyuewubian
分頻器 FPGＡ程序設(shè)計 二分頻 對硬件設(shè)計有很大用處\r\n
標(biāo)簽： FPG 分頻器 二分頻 程序設(shè)計
上傳時間： 2013-08-31
上傳用戶：lhc9102
一個好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對任意整數(shù)的分頻電路設(shè)計
標(biāo)簽： 整數(shù) 分頻電路 分頻 電路設(shè)計
上傳時間： 2013-09-01
上傳用戶：909000580
基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計，用于設(shè)計EDA
標(biāo)簽： CPLD-FPGA 整數(shù) 分頻器
上傳時間： 2013-09-03
上傳用戶：pioneer_lvbo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
