亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

信息技術算法

  • 基于ARM的嵌入式網絡視頻監控系統設計與實現

    視頻監控以其直觀方便、準確、信息內容豐富而廣泛應用于許多場合,已經滲透到交通、城市治安、國防等多種領域,甚至家庭安防,在人們的日常生活中扮演著越來越重要的作用。 由于傳統的視頻監控系統存在著結構復雜、穩定性可靠性不高、價格昂貴而且傳輸距離明顯受限的缺點。近年來,隨著計算機、網絡、電子與通信、圖像處理等技術的飛速發展,嵌入式網絡視頻監控技術應用而生。 本文針對視頻監控系統的實際需求,結合嵌入式技術、圖像處理技術和網絡技術,設計并實現了一種實時性好、可靠性高、成本低的嵌入式網絡視頻監控系統。該系統以ARM9微處理器作為硬件平臺,以具有開發資源豐富、免費等優勢的Linux操作系統作為軟件開發平臺。該系統采用以太網作為網絡傳輸介質,并使用TCP/IP網絡協議。視頻數據的傳輸協議選擇了支持組播技術的RTP/RTCP傳輸協議,客戶端在Linux下實現了基于SDL庫視頻顯示。 論文首先描述了嵌入式系統與視頻監控技術的發展及相關技術,分析了國內外視頻監控系統的現狀和發展趨勢,對視頻監控系統研究的背景和意義進行了闡述,并討論了幾種常見的視頻監控解決方案,對幾種目前流行的視頻壓縮算法進行了對比;然后,提出了嵌入式視頻監控系統的軟、硬件總體架構,并逐步對硬件平臺和軟件模塊設計進行了選擇和細化。其中,硬件平臺根據視頻數據采集以及處理需要選擇了攝像頭和存儲器;軟件設計中,首先完成了嵌入式系統的交叉開發環境搭建,針對ARM-Linux特性,完成了在開發板上操作系統和文件系統等移植,最后完成了Linux下V4L視頻采集、JPEG圖像壓縮、RTP/RTCP網絡傳輸、SDL庫視頻顯示以及avi格式視頻文件保存等。 此外,對系統構建過程中所用到的某些關鍵技木進行了較為詳盡的探討和研究,這對于從事相關科研工作的同仁們具有一定的參考價值。

    標簽: ARM 嵌入式 網絡視頻監控 系統設計

    上傳時間: 2013-04-24

    上傳用戶:emouse

  • CCSDS圖像壓縮和AES加密算法研究及其FPGA實現

    遙感圖像是深空探測和近地觀測所得數據的重要載體,在軍事和社會經濟生活領域發揮著重要作用。由于遙感圖像數據量巨大,它的存儲和傳輸已成為遙感信息應用中的關鍵問題。圖像壓縮編碼技術能降低圖像冗余度,從而減小圖像的存儲容量和傳輸帶寬,它的研究對于遙感圖像應用具有重要的現實意義。CCSDS圖像壓縮算法是空間數據系統咨詢委員會(CCSDS)提出的圖像數據壓縮算法。該算法復雜度較低,并行性好,適合于硬件實現,能實現對空間數據的實時處理,從而廣泛應用于深空探測和近地觀測。對于直接關系到軍事戰略、經濟建設等方面的遙感圖像的傳輸,必須對它進行加密處理。AES加密算法是由美國國家標準和技術研究所(NIST)于2000年發布的數據加密標準,它不但能抵抗各種攻擊,保證加密數據的安全性,而且易于軟件和硬件實現。本論文對CCSDS圖像壓縮算法和AES加密算法進行了研究,完成的主要工作包括: (1)研究了CCSDS圖像壓縮算法的原理和結構,用C語言實現了算法的編解碼器,并與SPIHT算法和JPEG2000算法的性能進行了比較。 (2)研究了AES加密算法的原理和結構,用C語言實現了算法的加解密器。 (3)介紹了實現CCSDS圖像壓縮算法和AES加密算法的FPGA設計所選擇的軟件開發工具、開發語言和硬件開發平臺。 (4)給出了CCSDS編碼器的FPGA實現方法和實現性能。 (5)給出了AES加密器的FPGA實現方法和實現性能。 本文設計的CCSDS圖像壓縮和AES加密FPGA系統運用了流水線設計、高速內存設計、模塊并行化設計和模塊串行化設計等技術,在系統速度和資源面積上取得了較好的平衡,達到了預期的設計目的。

    標簽: CCSDS FPGA AES 圖像壓縮

    上傳時間: 2013-07-15

    上傳用戶:dylutao

  • 三種SPWM波形生成算法的分析與實現

    變頻技術作為現代電力電子的核心技術,集現代電子、信息和智能技術于一體。而SPWM(正弦波脈寬調制)波的產生和控制則是變頻技術的核心之一。本文對SPWM 波形生成的三種算法--對稱規則采樣法、不對稱規則

    標簽: SPWM 波形 生成算法

    上傳時間: 2013-04-24

    上傳用戶:793212294

  • Turbo碼譯碼算法研究及其FPGA實現

    在通信系統中,人們一直致力于信息傳輸的有效性和可靠性的研究,信道糾錯編碼技術一直是人們研究的重點。1993年,Turbo碼的提出,以其接近Shannon極限的優異的譯碼性能在編碼界引起了轟動,并成為研究糾錯編碼的熱點課題。經過十幾年的研究和發展,目前,Turbo碼已經走向了實用化的道路,如何用硬件實現有效的Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現Turbo碼譯碼器為研究目標,首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結構和交織算法。然后重點分析了MAP譯碼算法,Log-MAP譯碼算法和:Max-Log-MAP譯碼算法,并對三種譯碼算法進行了詳細的理論推導和計算復雜度的定量分析比較,對影響Turbo碼譯碼性能的主要因素進行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎之上,選擇Max-Log-MAP譯碼算法進行了Turbo碼譯碼器的FPGA設計實現。主要針對FPGA實現的數據量化、定點數據表示方式、Max-Log-MAP算法子譯碼器關鍵運算單元的FPGA設計和基于3GPP標準的Turbo碼譯碼器的內交織的FPGA設計進行了深入研究,完成了固定譯碼長度的Turbo碼譯碼器的FPGA設計實現,并利用ModelSim和MATLAB分別對譯碼器進行了功能時序驗證和FPGA定點仿真測試。

    標簽: Turbo FPGA 譯碼 算法研究

    上傳時間: 2013-07-09

    上傳用戶:caixiaoxu26

  • WiMAX網絡終端基帶算法與FPGA實現

    隨著全球經濟不斷增長和信息技術持續發展,越來越多用戶提出了對數據、語音和視訊等寬帶接入業務的需求。傳統的接入網技術己成為新一代寬帶通信網絡建設的瓶頸,通信網絡的寬帶化成為一個必然的趨勢。在眾多新興的接入技術中,寬帶無線接入技術以其特有的優勢成為近年來通信技術市場的最大亮點?;贗EEE802.16e的WiMAX技術作為一種面向無線城域網(WMAN)的寬帶接入方案,正以其優異的性能和廣闊的市場前景而倍受關注。 本文是基于WiMAX技術的網絡終端的設計,根據IEEE802.16e協議,物理層需要對收發信息進行編解碼、調制解調等的處理,其中包含很多運算密集的算法;這些處理有些適合硬件邏輯實現,有些適合數字信號處理器實現,所以設計采用了FPGAs+DSPs的實現方式??紤]對接收和發送數據的不同處理,在詳細分析上行和下行鏈路的工作過程的基礎上,對模塊的進行了詳細劃分,并對系統的FPGA部分進行了詳細設計。 設計中本文充分考慮了FPGA和DSP之間處理的優缺點,并注意避免器件之間通信的復雜化,在滿足器件之間數據流量的同時,盡量使數據流向簡單化,避免了延時增加和接口帶寬調度的復雜化。最終整個設計完成完整的802.16e網絡終端的物理層基帶處理功能。

    標簽: WiMAX FPGA 網絡終端 基帶

    上傳時間: 2013-06-01

    上傳用戶:123456wh

  • AES加、解密算法的FPGA優化設計

    2000年10月2日,美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準,并于2002年5月26日正式生效,AES算法將在今后很長一段時間內,在信息安全中扮演重要角色。因此,對AES算法實現的研究就成為了國內外的熱點,會在信息安全領域得到廣泛的應用。用FPGA實現AES算法具有快速、靈活、開發周期短等優點。 本論文就是針對AES加、解密算法在同一片FPGA中的優化實現問題,在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上,對AES算法的加、解密系統的FPGA優化設計進行了研究。主要內容為: 1.確定了實現方案以及關鍵技術,在比較了常用的結構后,采用了適合高速并行實現AES加、解密算法的結構——內外混合的流水線結構,并給出了總體的設計框圖。由于流水線結構不適用于反饋模式,為了達到較高的運算速度,該系統使用的是電碼本模式(ECB)的工作方式; 2.對各個子模塊的設計分別予以詳細分析,結合算法本身和FPGA的特點,采用查表法優化處理了字節代換運算,列混合運算和密鑰擴展運算。同時,考慮到應用環境的不同,本設計支持數據分組為128比特,密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片FPGA中實現的這個系統的優化設計; 3.利用QLJARTUSII開發工具進行代碼的編寫工作和綜合編譯工作,在 MODELSIM中進行仿真并給出仿真結果,給出了各個模塊和整個設計的仿真測試結果; 4.和其他類似的設計做了橫向對比,得出結論:本設計在保證了速度的基礎上實現了資源和速度的均衡,在性能上具有較大的優勢。

    標簽: FPGA AES 解密 算法

    上傳時間: 2013-05-25

    上傳用戶:wcl168881111111

  • 基于FPGA的3DES算法IPCORE設計

    加密算法一直在信息安全領域起著極其重要的作用,它直接影響著國家的安全和發展.隨著計算機技術的飛速發展,原有的數據加密標準(DES)已不能滿足人們的保密要求.在未來的20年內,高級數據加密標準(AES)將替代DES成為新的數據加密標準.在不對原有應用系統作大的改動的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實現模型,并基于XILINX公司的FPGA器件設計了IP核,介紹了I P核設計中主要模塊的設計方法.最后對該IP核進行了分析,給出它的性能參數.該課題系統地論述了基3-DES算法的密碼IP核設計全過程.文章首先闡述了該設計的課題背景,給出了使用VHDL方法設計密碼電路的特點和研究思路和特點,然后對IP核的設計環境和密碼算法進行了介紹.在此基礎上,詳細討論了3-DES算法的密碼芯片設計方法和各個電路模塊實現的結構圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個模塊設計的介紹,闡明了使用VHDL語言設計專用集成電路的原理和特點.

    標簽: IPCORE FPGA 3DES 算法

    上傳時間: 2013-04-24

    上傳用戶:萌萌噠小森森

  • Turbo乘積碼的譯碼算法及FPGA實現

    在信道編碼的發展進程中,編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限,且譯碼復雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼,這種碼在接近香農極限的低信噪比下仍能夠獲得較低的誤碼率,它的出現在編碼界引起了廣泛的關注,并成為編碼研究領域最新的發展方向之一。但Turbo碼也有其缺點,由于交織器的存在,致使譯碼復雜度高,譯碼時延長且因為低碼重碼字,存在錯誤平臺現象。在Turbo碼的基礎上,1994年,Pyndiah等提出了Turbo乘積碼,Turbo乘積碼繼承了Turbo碼的優點,又因為Turbo乘積碼的構造采用了線性分組碼,所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應用到各種通信場合,大有取代傳統的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理,闡述了涉及到的基礎知識;又據Turbo乘積碼目前的應用狀況,回顧了Turbo碼的發展歷史;其次,根據Turbo乘積碼的構造原理,探討了構造的方法,交織類型,子碼的選擇及子碼的性能;再次,研究了Turbo乘積碼的概率譯碼,基于外信息的迭代算法,研究了Chase的譯碼算法;最后通過軟件仿真實現了該迭代譯碼算法,得到的結果達到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實現系統的設計方案。據實際工作中碰到的非標準信號,給出了整體模塊設計圖,及相應模塊的功能和模塊問連接的各種參數。并實現了模態下的同步搜索和去除相位模糊功能。最后根據研究中碰到的各種問題,提出了下一步工作建議和研究方向。

    標簽: Turbo FPGA 乘積碼 譯碼算法

    上傳時間: 2013-07-02

    上傳用戶:ndyyliu

  • 基于FPGA技術的高性能AES_CBC算法的實現研究

    AES是美國于2000年10月份確立的高級加密標準,該標準的反饋鏈路模式AESCBC加密算法,用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數據網絡的關鍵,要保證在公眾網上傳輸的信息不被竊取和偷聽,必須對數據進行加密。在不影響網絡性能的前提下,快速實現數據加密/解密,對于開發高性能的安全路由器、安全網關等對數據處理速度要求高的通信設備具有重要的意義。 在目前可查詢的基于FPGA技術實現AESCBC的設計中,最快的加/解密速度達到700Mbps/400MHZ。商用CPU奔騰4主頻3.06,用匯編語言編寫程序,全部資源用于加密解密,最快的加密解密速度可以達到1.4Gbps。但根據國外測試結果表明,即使開發的路由器本身就基于高性能的雙64位MIPS網絡處理器,軟件加密解決方案僅能達到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實現AESCBC的方法有缺點的情況下,在深入研究影響硬件快速實現AESCBC難點基礎上,設計出一種適應于報文加密解密的硬件快速實現AESCBC的方案,在設計中采用加密解密和密鑰展開并行工作,實現了在線提供子密鑰。在解密中采用了雙隊列技術,實現了報文解密和子密鑰展開協調工作,提高了解密速度。 本文在quartus全面仿真設計方案的基礎上,全面驗證了硬件實現AESCBC方案的正確性,全面分析了本設計加密解密的性能。并且針對設計中的流水線效率低的問題,提出改善流水線性能的方案,設計出報文級并行加密解密方案,并且給出了硬件實現VPN的初步方案。實現了單一模塊加密速度達到1.16Gbps,單一模塊解密速度達到900Mbps,多個模塊并行工作加密解密速度達到6.4Gbps。 論文最后給出了總結與展望。目前實現的AESCBC算法,只能通過仿真驗證其功能的正確性,還需要下載到芯片上做進一步的驗證。要用硬件實現整個IPSec,還要進一步開發基于FPGA的技術??傊?,為了適應路由器發展的需求,還有很多技術需要研究。

    標簽: AES_CBC FPGA 性能 實現研究

    上傳時間: 2013-05-29

    上傳用戶:wangzhen1990

  • 基于XC2S300E芯片的高級加密標準算法的FPGA設計

    加密算法一直在信息安全領域起著無可替代的作用,它直接影響著國家的未來和發展.隨著密碼分析水平、芯片處理能力和計算技術的不斷進步,原有的數據加密標準(DES)算法及其變形的安全強度已經難以適應新的安全需要,其實現速度、代碼大小和跨平臺性均難以繼續滿足新的應用需求.在未來的20年內,高級加密標準(AES)將替代DES成為新的數據加密標準.高級加密標準算法是采用對稱密鑰密碼實現的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計算環境的適應性強,性能穩定,密鑰建立時間優良,密鑰靈活性強.存儲需求量低,即使在空間有限的環境使用也具備良好的性能.在分析高級加密標準算法原理的基礎上,描述了圈變換及密鑰擴展的詳細編制原理,用硬件描述語言(VHDL)描述了該算法的整體結構和算法流程.詳細論述了分組密碼的兩種運算模式(反饋模式和非反饋模式)下算法多種體系結構的實現原理,重點論述了基本體系結構、循環展開結構、內部流水線結構、外部流水線結構、混合流水線結構及資源共享結構等.最后在XILINX公司XC2S300E芯片的基礎上,采用自頂向下設計思想,論述了高級加密標準算法的FPGA設計方法,提出了具體模塊劃分方法并對各個模塊的實現進行了詳細論述.圈變換采用內部流水線結構,多個圈變換采用資源共享結構,密鑰調度與加密運算并行執行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應性.

    標簽: S300 300E FPGA 300

    上傳時間: 2013-06-20

    上傳用戶:fairy0212

主站蜘蛛池模板: 洛阳市| 高青县| 台东县| 黎川县| 新建县| 宣城市| 梁河县| 新民市| 绿春县| 高阳县| 德惠市| 南木林县| 滦平县| 客服| 洪雅县| 东辽县| 全椒县| 新余市| 锡林郭勒盟| 沐川县| 香港| 二连浩特市| 兰西县| 西昌市| 皮山县| 元朗区| 聊城市| 广州市| 阳信县| 任丘市| 德钦县| 安阳县| 逊克县| 芒康县| 新营市| 军事| 清徐县| 团风县| 凤山县| 宜良县| 托克逊县|