十多年來，隨著信息技術(shù)、電子技術(shù)和通訊技術(shù)的發(fā)展，嵌入式系統(tǒng)已經(jīng)獲得了空前的應用和發(fā)展。隨著嵌入式應用系統(tǒng)功能復雜度的提高、對軟件產(chǎn)品的非功能約束的特別關(guān)注以及由于市場的激烈競爭導致嵌入式軟件推出周期的縮短，都使得嵌入式軟件開發(fā)人員面臨著嚴峻的危機和挑戰(zhàn)。傳統(tǒng)的結(jié)構(gòu)化開發(fā)方法已經(jīng)顯得力不從心，于是嵌入式軟件開發(fā)人員在軟件開發(fā)中引入了目前較為流行的“面向?qū)ο蠓椒?OO)”，．但是目前對該方法的應用還只是停留在傳統(tǒng)的以編程為中心的嵌入式軟件開發(fā)方法上，不能很好地保證軟件復用和代碼的重用，因此難以滿足市場對嵌入式軟件開發(fā)效率和開發(fā)質(zhì)量的要求。 本課題的研究內(nèi)容是應用面向?qū)ο蠓椒ǖ目蚣芗夹g(shù)，對嵌入式系統(tǒng)領(lǐng)域的專有結(jié)構(gòu)組件進行封裝，創(chuàng)新性地提出了面向嵌入式系統(tǒng)領(lǐng)域的通用實時框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有優(yōu)點一最大限度實現(xiàn)軟件重用外，最突出的是具備以下兩個特點： 1、功能和非功能的分離 在應用面向?qū)ο蟮募夹g(shù)時，傳統(tǒng)的嵌入式軟件開發(fā)方法關(guān)注的重點是軟件結(jié)構(gòu)和功能分解，、忽略了嵌入式環(huán)境下特殊的非功能性要求。為了在實現(xiàn)系統(tǒng)功能需求的同時，保證軟件系統(tǒng)的非功能性需求的實現(xiàn)，ARTIC框架引入了面向方面的思想，、把系統(tǒng)的非功能性需求從功能模塊中分離出來，為它們單獨設計組件。開發(fā)人員在應用該框架進行嵌入式軟件設計時，只需要關(guān)注功能需求的實現(xiàn)，對于實時性、調(diào)度等非功能需求的實現(xiàn)可以通過調(diào)用ARTIC提供的時間管理模型和任務調(diào)度模型直接實現(xiàn)。 2、基于狀態(tài)機的主動對象設計模式 根據(jù)嵌入式系統(tǒng)通常由多個控制線程組成的特點，應用基于狀態(tài)機的主動對象設計模式，把嵌入式軟件系統(tǒng)構(gòu)建成多個主動對象的緝合。相對于傳統(tǒng)的面向?qū)ο蠓椒ǎ疚奶岢龅闹鲃訉ο蟮淖畲筇攸c在于：它提供對事件隊列、控制線程和表示主動對象動態(tài)行為狀態(tài)機等的封裝，并且該模式可以直接支持嵌入式系統(tǒng)的并行性。 ARTIC框架的應用能夠幫助嵌入式軟件的開發(fā)人員快速地開發(fā)出高質(zhì)量的嵌入式軟件，除此之外，因為它包含了一個微小的實時操作系統(tǒng)(RTOS) 報包裝，在某些場合可以作為一個簡易的RTOS使用。為了驗證ARTIC的性能，本文將該框架應用于硬幣搬送實時控制系統(tǒng)的開發(fā)設計，從該系統(tǒng)的應用中充分體現(xiàn)了ARTIC框架的優(yōu)點。
標簽： 嵌入式系統(tǒng) 軟件開發(fā)
上傳時間： 2013-06-21
上傳用戶：cxl274287265
隨著計算機網(wǎng)絡與嵌入式控制技術(shù)的迅速發(fā)展，作為傳統(tǒng)運輸行業(yè)的鐵路系統(tǒng)對此也有了新的要求，列車通信網(wǎng)絡應運而生。經(jīng)過多年的發(fā)展，國際電工委員會(IEC)為了規(guī)范列車通信網(wǎng)絡，于1999年通過了IEC61375-1標準。該標準將列車通信網(wǎng)絡分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個標準通信介質(zhì)，為掛在其上的設備傳輸和交換數(shù)據(jù)。而多功能車輛總線控制器(MVBC)是MVB與MVB實際物理層之間的接口，其主要實現(xiàn)MVB數(shù)據(jù)鏈路層的功能。由于該項關(guān)鍵技術(shù)仍被國外公司壟斷，因此開發(fā)具有自主知識產(chǎn)權(quán)的MVBC迫在眉睫。 鑒于上述原因，本文深入研究了IEC61375-1標準。根據(jù)MVBC的技術(shù)特點，本文提出了使用FPGA來實現(xiàn)其具體功能的方案。掛在MVB總線上的設備分為五類，他們的功能各不相同。而支持4類設備的MVBC具有設備狀態(tài)、過程數(shù)據(jù)、消息數(shù)據(jù)通信和總線管理功能，并且兼容2類和3類設備。本文的目的就是用FPGA實現(xiàn)支持4類設備的MVBC。 本文采用自頂向下的設計方法。整個MVBC主要劃分為：編碼模塊、譯碼模塊、冗余控制模塊、報文分析單元、通信存儲控制器、主控制單元、地址邏輯模塊。在整個開發(fā)流程中，使用Xilinx的ISE集成開發(fā)環(huán)境。使用Verilog HDL硬件描述語言對上述各個模塊進行RTL級描述，并用Synplify Pro進行綜合。最后，在ModelSim中對各個模塊進行了布線后仿真和驗證。 在實驗室條件下，通過嚴格的仿真驗證后，其結(jié)果證明了本文設計的模塊達到了IEC61375-1標準的要求。因此，用FPGA實現(xiàn)MVBC這一方案具有可操作性。 關(guān)鍵詞：列車通信網(wǎng)；多功能車輛總線；多功能車輛總線控制器；現(xiàn)場可編程門陣列
上傳時間： 2013-07-18
上傳用戶：wxhwjf
隨著圖像處理技術(shù)的不斷發(fā)展，圖像處理技術(shù)在國民經(jīng)濟和社會生活的各個方面都得到了廣泛的運用。與此同時，人們對圖像處理的要求也越來越高。傳統(tǒng)的數(shù)字圖像處理器件主要有專用集成芯片（Application Specific Integrated Circuit）和數(shù)字信號處理器（Digital Signal Process）。進入20世紀以來，伴隨著半導體技術(shù)的發(fā)展，現(xiàn)場可編程門陣列FPGA以其應用靈活、集成度高、功能強大、設計周期短、開發(fā)成本低的特點，越來越多地被應用在圖像處理領(lǐng)域。大量實踐證明，F(xiàn)PGA的并行處理能力與流水線作業(yè)能顯著地提高圖像處理的速度，因此基于FPGA的圖像處理系統(tǒng)有著廣闊的發(fā)展前景。 本文研究的是一個在嵌入式視頻監(jiān)控系統(tǒng)下的圖像預處理子系統(tǒng)。首先實現(xiàn)了一個通用可重復配置的圖像處理算法研究硬件平臺，完成圖像的采集、接收、處理、存儲、輸出等功能。由于FPGA本身具有完全的可重復配置性，所以該架構(gòu)的硬件平臺可以很方便的升級和重復配置。其次在該平臺上，本文使用Verilog HDL硬件語言在FPGA芯片上實現(xiàn)了多種圖像預處理算法。在實現(xiàn)過程中，為了充分發(fā)揮FPGA在并行處理方面的強大功能，本文對算法做了一定的改進，使其盡量能使用并行處理的方式來完成。實驗結(jié)果表明，本圖像預處理系統(tǒng)能在毫秒級高速地完成多種圖像算法，完全能夠滿足視頻監(jiān)控系統(tǒng)50幀/秒的輸出要求。 最后根據(jù)視頻監(jiān)控系統(tǒng)在實際運用中出現(xiàn)的噪聲類型多樣化的情況，我們設計了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對處理后圖像峰值信噪比（PSNR）的分析，控制FPGA對下一幅圖像的噪聲采用更有針對性的圖像處理方法。
上傳時間： 2013-05-20
上傳用戶：gundamwzc
固態(tài)硬盤是一種以FLASH為存儲介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲介質(zhì)，不需要浪費大量的尋道時間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機存儲速度。同時由于固態(tài)硬盤不存在機械存儲結(jié)構(gòu)，因此還具有高抗震性、無工作噪音、可適應惡劣工作環(huán)境等優(yōu)點。隨著計算機技術(shù)的高速發(fā)展，固態(tài)硬盤技術(shù)已經(jīng)成為未來存儲介質(zhì)技術(shù)發(fā)展的必然趨勢。 本文以設計固態(tài)硬盤控制芯片IDE接口部分為項目背景，通過可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語言verilog，設計了一個位于設備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發(fā)送的IDE指令并控制硬盤設備進行相應的狀態(tài)遷移和指令操作，從而完成硬盤設備端與主機端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時序要求，并概括了IDE控制器設計的要點和難點；第二：論文設計了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗模塊六大子功能模塊，并分析了各個子功能模塊的基本工作原理和具體功能設計；第三：論文以設計狀態(tài)機流程和主要控制信號的方式實現(xiàn)了各個具體子功能模塊并列舉了部分關(guān)鍵代碼，同時給出了主要子功能模塊的時序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現(xiàn)，并通過SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進行了功能測試和分析，驗證了本論文設計的正確性。
上傳時間： 2013-07-31
上傳用戶：liangrb
隨著科學技術(shù)的快速發(fā)展和數(shù)據(jù)采集系統(tǒng)的廣泛應用，人們對數(shù)據(jù)采集系統(tǒng)的速度、精度、易操作性以及實時性的要求也在不斷地提高。通用串行總線USB作為一種新型的微機總線接口規(guī)范，以其使用方便、易于擴展、速度快等優(yōu)點而被廣泛地應用于數(shù)據(jù)采集系統(tǒng)中。現(xiàn)場可編程門陣列最大的特點是結(jié)構(gòu)靈活，開發(fā)周期較短，適合于實時信號處理，已被廣泛應用于通信、數(shù)據(jù)采集、圖像處理等諸多領(lǐng)域。 @@ 本文充分利用USB和FPGA的上述優(yōu)點，設計了一種基于USB2.0技術(shù)和FPGA技術(shù)相結(jié)合的高速數(shù)據(jù)采集系統(tǒng)。 @@ 首先，對數(shù)據(jù)采集基本理論及系統(tǒng)相關(guān)技術(shù)進行了簡單地介紹。 @@ 其次，對以ADC轉(zhuǎn)換器(TLC5510)、FPGA芯片(EP1C6Q240C8)為控制器和USB接口芯片(CY7C68013A-56，簡稱FX2)為主的數(shù)據(jù)采集系統(tǒng)進行了硬件設計和分析，并在此設計的基礎(chǔ)上給出相應的原理圖、PCB。硬件設計主要包括FPGA與ADC和FX2之間的接口電路設計以及硬件邏輯設計。 @@ 再次，根據(jù)系統(tǒng)需求，對系統(tǒng)軟件部分進行了設計，分三部分：一是為滿足FX2在USB上的最大傳輸速率而編寫的固件程序；二是在PC機中的WindowsXP系統(tǒng)下利用GPD編寫USB設備驅(qū)動程序；三是充分了解FX2的主要功能特點，并編寫出應用程序。 @@ 最后，對系統(tǒng)的軟硬件進行了調(diào)試，給出了調(diào)試結(jié)果和分析，對出現(xiàn)的問題給出了解決方案。結(jié)果表明，系統(tǒng)符合設計要求。 @@關(guān)鍵詞：USB2.0；FPGA；SOPC；數(shù)據(jù)采集；固件；
上傳時間： 2013-06-21
上傳用戶：cath
數(shù)字視頻監(jiān)控技術(shù)無論是在軍事領(lǐng)域還是在民用領(lǐng)域，都有著重要的作用和廣泛的應用市場及前景。迫切的軍用和民用需求，推動著視頻監(jiān)控技術(shù)持續(xù)而迅猛的發(fā)展。為了提高監(jiān)控視頻的圖像質(zhì)量，使設備小型化，以便能滿足各種條件下的適用場合，目前基于FPGA的數(shù)字視頻偵察監(jiān)控系統(tǒng)已成為一種主流的解決方案。 本文設計了一種可以在戰(zhàn)場上使用的數(shù)字視頻偵察監(jiān)控系統(tǒng)。該系統(tǒng)配備了12路攝像頭，當偵察車或者裝甲車在向前進的時候，可以做到對周圍的環(huán)境全方位的偵察監(jiān)控，從而對判斷戰(zhàn)場的情況起到了巨大的作用。 本文首先介紹了數(shù)字視頻監(jiān)控技術(shù)的發(fā)展與現(xiàn)狀，視頻數(shù)據(jù)的產(chǎn)生以及接收特性和FPGA技術(shù)的基本概念，在此基礎(chǔ)上研究了視頻信號的組成方式、VGA、DVI顯示接口以及顯示器的工作原理，分析了采用FPGA實現(xiàn)整個系統(tǒng)的可能性。接著，在充分考慮了要求達到的標準以后，選用了視頻解碼芯片SAA7111A、視頻編碼芯片ADV7125、DVI發(fā)送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片應用于硬件電路設計。然后設計出電路原理圖以及PCB版圖。最后，根據(jù)系統(tǒng)工作要求，本文設計了FPGA系統(tǒng)中的片內(nèi)邏輯模塊，包括視頻采集緩沖異步FIFO（先進先出）模塊、I2C總線配置模塊、視頻幀存控制模塊、VGA視頻顯示模塊、DVI視頻顯示模塊等。在此基礎(chǔ)上完成了系統(tǒng)軟硬件調(diào)試，最終成功的實現(xiàn)了12路攝像頭的切換顯示和對周圍環(huán)境的全方位監(jiān)控，達到了預定的設計目標。
上傳時間： 2013-07-30
上傳用戶：yw14205
互聯(lián)網(wǎng)、移動通信、星基導航是21世紀信息社會的三大支柱產(chǎn)業(yè)，而GPS系統(tǒng)的技術(shù)水平和發(fā)展歷程代表著全世界衛(wèi)星導航系統(tǒng)的發(fā)展狀況。目前，我國已經(jīng)成為GPS的使用大國，衛(wèi)星導航產(chǎn)業(yè)鏈也已基本形成。然而，我們對GPS核心技術(shù)(即如何捕獲衛(wèi)星信號并保持對信號的跟蹤)的研究還不夠深入，我國GPS產(chǎn)品的核心部分多數(shù)還是靠進口。因此，對GPS核心技術(shù)的研究是非常緊迫的。 本文首先介紹了GPS的定位原理，之后闡述了GPS接收機的基本原理一直接擴頻通信和GPS信號的結(jié)構(gòu)與特性。從這些方面出發(fā)研究接收機基帶處理器的捕獲與跟蹤設計方案。 設計過程中，先詳細分析了滑動相關(guān)的捕獲算法和基于FFT的快速捕獲算法，并利用matlab進行了驗證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率，適合于本文的硬件接收機，所以本文確定了滑動相關(guān)的捕獲方案。 接著分析了跟蹤環(huán)路的特點，跟蹤模塊采用碼跟蹤環(huán)和載波跟蹤環(huán)耦合的方法實現(xiàn)。由于GPS系統(tǒng)通常工作在非常低的信噪比環(huán)境中，而非相干環(huán)在低信噪比下環(huán)路跟蹤性能較好，所以碼跟蹤環(huán)采用非相干(DDLL)環(huán)實現(xiàn)。這種跟蹤環(huán)路采用的鑒相器是能量鑒相器，對數(shù)據(jù)的調(diào)制和載波相位都不敏感，鑒相器不會產(chǎn)生不確定量。由于輸入信號存在180°相位翻轉(zhuǎn)，而COSTAS鎖相環(huán)允許數(shù)據(jù)調(diào)制，對I支路和Q支路信號的180°相位翻轉(zhuǎn)不敏感，所以載波跟蹤環(huán)采用COSTAS鎖相環(huán)實現(xiàn)。上述算法在matlab環(huán)境下得到了驗證。 基帶處理器電路的主要模塊在Quartus II8.0開發(fā)平臺上利用VHDL硬件描述語言實現(xiàn)。然后利用EDA仿真工具ModelSim-Altera6.1g進行了邏輯仿真。本設計滿足系統(tǒng)功能和性能的要求，可以直接用于實時GPS接收機系統(tǒng)的設計中，為自主設計GPS接收機奠定了基礎(chǔ)。 最后，由于在弱電磁環(huán)境下，捕獲失鎖后32PPS信號會丟失。所以設計了一個能授時和守時的算法去得到與GPS時同步的精確授時秒信號。并且實現(xiàn)了這個算法。
上傳時間： 2013-04-24
上傳用戶：zuozuo1215
軟件無線電（Software Defined Radio）是無線通信系統(tǒng)收發(fā)信機的發(fā)展方向，它使得通信系統(tǒng)的設計者可以將主要精力集中到收發(fā)機的數(shù)字處理上，而不必過多關(guān)注電路實現(xiàn)。在進行數(shù)字處理時，常用的方案包括現(xiàn)場可編程門陣列（FPGA）、數(shù)字信號處理器（DSP）和專用集成電路（ASIC）。FPGA以其相對較低的功耗和相對較低廉的成本，成為許多通信系統(tǒng)的首先方案。正是在這樣的前提下，本課題結(jié)合軟件無線電技術(shù)，研究并實現(xiàn)基于FPGA的數(shù)字收發(fā)信機。 @@ 本論文主要研究了發(fā)射機和接收機的結(jié)構(gòu)和相關(guān)的硬件實現(xiàn)問題。首先，從理論上對發(fā)射機和接收機結(jié)構(gòu)進行研究，找到收發(fā)信機設計中關(guān)鍵問題。其次，在理論上有深刻認識的基礎(chǔ)上，以FPGA為手段，將反饋控制算法、反饋補償算法和前饋補償算法落實到硬件電路上。同步一直是數(shù)字通信系統(tǒng)中的關(guān)鍵問題，它也是本文的研究重點。本文在研究了已有各種同步方法的基礎(chǔ)上，設計了一種新的同步方法和相應的接收機結(jié)構(gòu)，并以硬件電路將其實現(xiàn)。最后，針對所設計的硬件系統(tǒng)，本文還進行了充分的硬件系統(tǒng)測試。硬件測試的各項數(shù)據(jù)結(jié)果表明系統(tǒng)設計方案是可行的，基本實現(xiàn)了數(shù)字中頻收發(fā)機系統(tǒng)的設計要求。 @@ 本文中發(fā)射機系統(tǒng)是以Altera公司EP2C70F672C6為硬件平臺，接收機系統(tǒng)以Altera公司EP2S180F1020C3為硬件平臺。收發(fā)系統(tǒng)均是在Ouartus Ⅱ 8．0環(huán)境下，通過編寫Verilog HDL代碼和調(diào)用Altera IP core加以實現(xiàn)。在將設計方案落實到硬件電路實現(xiàn)之前，各種算法均使用MATLAB進行原理仿真，并在MATLAB仿真得到正確結(jié)果的基礎(chǔ)上，使用Quartus Ⅱ 8．0中的功能仿真工具和時序仿真工具進行了前仿真和后仿真。所有仿真結(jié)果無誤后，可下載至硬件平臺進行調(diào)試，通過Quartus Ⅱ 8．0中集成的SignalTap邏輯分析儀，可以實時觀察電路中各點信號的變化情況，并結(jié)合示波器和頻譜儀，得到硬件測試結(jié)果。 @@關(guān)鍵詞：SDR；數(shù)字收發(fā)機；FPGA；載波同步；符號同步
上傳時間： 2013-04-24
上傳用戶：diaorunze
隨著電子技術(shù)的快速發(fā)展，各種電子設備對時間精度的要求日益提升。在衛(wèi)星發(fā)射、導航、導彈控制、潛艇定位、各種觀測、通信等方面，時鐘同步技術(shù)都發(fā)揮著極其重要的作用，得到了廣泛的推廣。對于分布式采集系統(tǒng)來說，中心主站需要對來自于不同采集設備的采集數(shù)據(jù)進行匯總和分析，得到各個采集點對同一事件的采集時間差異，通過對該時間差異的分析，最終做出對事件的準確判斷。如果分布式采集系統(tǒng)中的各個采集設備不具有統(tǒng)一的時鐘基準，那么得到的各個采集時間差異就不能反映出實際情況，中心主站也無法準確地對事件進行分析和判斷，甚至得出錯誤的結(jié)論。因此，時鐘同步是分布式采集系統(tǒng)正常運作的必要前提。 目前國內(nèi)外時鐘同步領(lǐng)域常用的技術(shù)有GPS授時技術(shù)，鎖相環(huán)技術(shù)和IRIG-B 碼等。GPS授時技術(shù)雖然精度高，抗干擾性強，但是由于需要專用的GPS接收機，若單純使用GPS 授時技術(shù)做時鐘同步，就需要在每個采集點安裝接收機，成本較高。鎖相環(huán)是一種讓輸出信號在頻率和相位上與輸入?yún)⒖夹盘柾降募夹g(shù)，輸出信號的時鐘準確度和穩(wěn)定性直接依賴于輸入?yún)⒖夹盘枴RIG-B 碼是一種信息量大，適合傳輸?shù)臅r間碼，但是由于其時間精度低，不適合應用于高精度時鐘同步的系統(tǒng)。基于上述分析，本文結(jié)合這三種常用技術(shù)，提出了一種基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術(shù)。該技術(shù)既保留了GPS 授時的高精確度和高穩(wěn)定性，又具備IRIG-B時間碼易傳輸和低成本的特性，為分布式采集系統(tǒng)中的時鐘同步提供了一種新的解決方案。 本文中的設計采用了Ublox公司的精確授時GPS芯片LEA-5T，通過對GPS芯片串行時間信息解碼，獲得準確的UTC時間，并實現(xiàn)了分布式采集系統(tǒng)中各個采集設備的精確時間打碼。為了能夠使整個分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據(jù)采集時鐘，本論文采用了數(shù)模混合的鎖相環(huán)技術(shù)，將GPS 接收芯片輸出的高精度秒信號作為參考基準，生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分，將B 碼的準時標志與GPS 秒信號同步，提高了IRIG-B 碼的時間精度。在分布式采集系統(tǒng)中，IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統(tǒng)一，節(jié)約了各點布設GPS 接收機的高昂成本。最后，通過PC104總線對時鐘同步控制卡進行了數(shù)據(jù)讀取和測試，通過實驗結(jié)果的分析，提出了改進方案。實驗表明，改進后的時鐘同步控制方案具有很高的時鐘同步精度，對時鐘同步技術(shù)有著重大的推進意義！
上傳時間： 2013-08-05
上傳用戶：lz4v4
隨著計算機及其外圍設備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標準化和易于擴展等優(yōu)點，目前已經(jīng)成為計算機外設接口的主流技術(shù)，在計算機外圍設備和消費類電子領(lǐng)域正獲得越來越多的應用。 @@ 本文基于USB2．0協(xié)議規(guī)范，設計了一款支持高速和全速傳輸?shù)腢SB2．0設備控制器IP核。文中著重介紹了這款設備控制器IP核的設計和FPGA驗證工作，詳細研究并分析了USB2．0規(guī)范，根據(jù)規(guī)范提出了一種USB2．0設備控制器整體構(gòu)架方案，描述了各個功能子模塊硬件電路的功能及實現(xiàn)。從可重用的角度出發(fā)，對設備控制器模塊進行優(yōu)化設計，增加多個靈活的配置選項，根據(jù)不同的應用對硬件進行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應用于各種USB系統(tǒng)。本文還研究了IP核的驗證方法，并對所設計的USB2．0設備控制器建立了功能完備的ModelSim仿真驗證環(huán)境，搭建了FPGA硬件驗證平臺，設計了具有AHB接口的設備控制器和帶有8051的設備控制器，并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設計的USB2．0設備控制器IP核可配置性高，使用者可以自由配置所需端點的個數(shù)以及每個端點類型等，可以集成于多種USB系統(tǒng)中，適于各類USB設備的開發(fā)。本課題所取得的成果為USB2．0設備類的研究和開發(fā)積累了經(jīng)驗，并為后來實驗室某項目測試芯片的USB數(shù)據(jù)采集提供了參考方案，也為未來USB3．0接口IP核的開發(fā)和應用奠定了基礎(chǔ)。 @@關(guān)鍵詞USB2．0控制器；IP核；FPGA；驗證
上傳時間： 2013-06-30
上傳用戶：nanfeicui
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
