<input id="icky2"></input>
使用Verilog實現基于FPGA的SDRAM控制器
標簽： Verilog SDRAM FPGA 控制器
上傳時間： 2013-08-08
上傳用戶：litianchu
采用vhdl語言實現正弦波形的生成。主要使用的dds技術。
標簽： vhdl dds 語言 正弦
上傳時間： 2013-08-09
上傳用戶：aeiouetla
如何使用ISE和FPGA使用指南里面附帶許多實驗
標簽： FPGA ISE 如何使用 使用指南
上傳用戶：lml1234lml
介紹樂關于fpga一些使用例子，對fpga的一些開發和使用做樂介紹，
標簽： fpga
上傳用戶：bvdragon
工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助
標簽： vhdl 工程 分頻 代碼
上傳時間： 2013-08-10
上傳用戶：sxdtlqqjl
16位定點FFT-DSP的FPGA實現(相關代碼和使用說明)
標簽： FFT-DSP FPGA 定點 代碼
上傳時間： 2013-08-11
上傳用戶：a471778
使用protel 99畫的一塊用于fpga核心板的擴展板。適用于常見的FPGA開發核心板。具體尺寸有出入可以方便的調整。
標簽： protel fpga 核心板 擴展板
上傳用戶：haohao
proteus使用手冊英文版，希望能對大家有用\r\nproteus是一款很好用的仿真軟件
標簽： proteus 使用手冊 英文
上傳用戶：小碼農lz
5分鐘學會 使用 CPLD \r\nVHDL語言
標簽： CPLD VHDL 分 語言
上傳用戶：1051290259
使用Verilog編寫的同步FIFO，可通過設置程序中的DEPTH設置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據，\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。
標簽： Verilog FIFO 編寫
上傳時間： 2013-08-12
上傳用戶：ljt101007
蟲蟲下載站版權所有 京ICP備2021023401號-1
