基于0．25gm PHEMT工藝，給出了兩個高增益K 波段低噪聲放大器．放大器設計中采用了三級級聯增加柵寬的電路結構，通過前級源極反饋電感的恰當選取獲得較高的增益和較低的噪聲；采用直流偏置上加阻容網絡，用來消除低頻增益和振蕩；三級電路通過電阻共用一組正負電源，使用方便，且電路性能較好，輸入輸出駐波比小于2．0；功率增益達24dB；噪聲系數小于3．5dB．兩個放大器都有較高的動態范圍和較小的面積，放大器ldB壓縮點輸出功率大于15dBm；芯片尺寸為1mm×2mm×0．1mm．該放大器可以應用在24GHz汽車雷達前端和26．5GHz本地多點通信系統中．
上傳時間： 2014-12-23
上傳用戶：masochism
摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發 熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。 近年來半導體技術的發展, 使高質量的分相功能在一 片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘 芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網中 在通訊系統中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數據, 與其同步的時鐘信號并不傳輸。 但本地接收到數據時, 為了準確地獲取 數據, 必須得到數據時鐘, 即要獲取與數 據同步的時鐘信號。在接入網中, 數據傳 輸的結構如圖2 所示。 數據以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數據 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。 我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。 根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統的接 入網中。 2. 2 高速數據采集系統中的應用 高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部 分。高速的ADC 價格昂貴, 而且系統設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數據采集系統中: 以4 分相后 圖6 分相技術提高系統的數據采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經過 緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數 據重組, 可以使系統時鐘為80MHz 的采 集系統達到320MHz 數據采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并 避免了高速數字電路設計中一些問題, 降低了系統設計的難度。
上傳時間： 2013-12-17
上傳用戶：xg262122
根據汽車發動機控制芯片的工作環境，針對常見的溫度失效問題，提出了一種應用在發動機控制芯片中的帶隙基準電壓源電路。該電路采用0.18 μm CMOS工藝，采用電流型帶隙基準電壓源結構，具有適應低電源電壓、電源抑制比高的特點。同時還提出一種使用不同溫度系數的電阻進行高階補償的方法，實現了較寬溫度范圍內的低溫度系數。仿真結果表明，該帶隙基準電路在-50℃~+125℃的溫度范圍內，實現平均輸出電壓誤差僅5.2 ppm/℃，可用于要求極端嚴格的發動機溫度環境。該電路電源共模抑制比最大為99 dB，可以有效緩解由發動機在不同工況下產生的電源紋波對輸出參考電壓的影響。
上傳時間： 2014-01-09
上傳用戶：ecooo
PT4115是一款連續電感電流導通模式的降壓恒流源，用于驅動一顆或者多顆串聯LED。根據不同外部器件，芯片可以驅動高達數十瓦的LED。PT4115具有調光功能，通過DIM引腳實現模擬調光和寬范圍PWM調光。當VDIM低于0.3V時，功率開關關斷，芯片進入低功耗待機狀態 主要技術參數 ? 輸入電壓范圍：6V to 40V ? 最大輸出LED電流1.2A ? 5%的輸出電流精度 ? 高達97%的效率 ? 極少的外部器件 ? 復用DIM引腳進行LED開關、模擬調光和PWM調光 ? LED開路保護 ? LED過熱保護 ? 輸出電流可調節 ? 具有輸入欠壓保護功能 應用 ? 低壓LED射燈代替鹵素燈 ? 車載LED燈 ? LED備用燈 ? LED信號燈
上傳時間： 2014-12-24
上傳用戶：shengyj12345
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準電路。本文在原有Banba帶隙基準電路的基礎上，通過采用共源共柵電流鏡結構和引入負反饋環路的方法，大大提高了整體電路的電源抑制比。 Spectre仿真分析結果表明：在-40~100 ℃的溫度范圍內，輸出電壓擺動僅為1.7 mV，在低頻時達到100 dB以上的電源抑制比（PSRR），整個電路功耗僅僅只有30 μA?？梢院芎玫貞迷诘凸母唠娫匆种票鹊腖DO芯片設計中。
上傳時間： 2013-10-27
上傳用戶：thesk123
LTC3524 的 2.5V 至 6V 輸入電源範圍非常適合於那些從鋰離子電池或者多節堿性或鎳電池供電的便攜式設備。LCD 和 LED 驅動器的工作頻率均為 1.5MHz，因而允許使用纖巧、低成本的電感器和電容器。
上傳時間： 2013-11-22
上傳用戶：zzbbqq99n
CMOS 邏輯系統的功耗主要與時脈頻率、系統內各閘極輸入電容及電源電壓有關，裝置尺寸縮小後，電源電壓也隨之降低，使得閘極大幅降低功耗。這種低電壓裝置擁有更低的功耗和更高的運作速度，因此系統時脈頻率可升高至 Ghz 範圍。
上傳時間： 2013-10-14
上傳用戶：immanuel2006
本文介紹SIEMENS公司提出的開關電源集成控制器TDA16846無源功率因數校正(PFC)電路原理及其在電視機開關電源中的應用。功率因數的改善是基于一個特殊的由電感,電容及二極管組成的充電泵電路,該電路在功率管的高壓端兼起吸收緩沖作用,因此它具有輸入諧波電流分量小,PF值高以及EMI小、電路簡單、成本低和可靠性高等優點。這為電視機廠家提供了一個高效價廉的解決電源諧波問題的新方案。 眾所周知,目前電視機和大部分通用電器都廣泛地從交流電網中提取電能經整流后變成直流電供全機使用,AC電源經橋式整流后常接一個濾波平整電容。由于該電容的存在,使整流臂的導通時間小于半個周期,因而做成輸入電源電壓是正弦形,而輸入電流卻是正負交替的脈沖形。后者導致大量電流諧波特別是三次諧波的產生,這既構成對電網效能的干擾和損害,又降低了本機功率因數,為此，我國跟歐美各國一樣，已于去年12月1日起正式實施限制功耗大于75W的通用電器產品輸入諧波電流的新規定。面對這種新情況,當前各電器廠家都必須考慮更新產品中的電源設備,尤其是對25英寸以上的彩色電視機,過去國內產品絕大部分都沒有安裝PFC電路,其PF值一般在0.55～0.65之間,輸入電流諧波分量往往超出國家限定的標準,因此改進電源電路,增加PFC功能以便降低電視機的輸入電流諧波分量是各廠家的當務之急。 本文介紹由SIEMENS公司推出的與開關電源集成控制器TDA16846配合使用的一個無源功率因數校正(PFC)電路,該電路能將電源PF值提高到0.9以上,與有源PFC電路相比,它明顯地具有結構簡單,成本低,可靠性高,和EMI小等優點,因此對電視機廠家來說,不失為一個有效的解決電源諧波問題的可行方案。 二、無源PFC電路工作原理介紹 圖1示出一個不含PFC的標準型電源電路的輸入電壓Vm和輸入電流Im波形,Im只在Vm為正最大和負最大的一小段時間內流通,在這些時間以外,Im為零。這是因為此時的正弦電壓輸入值小于瀘波電容上的電壓,導致整流二極管不導通的緣故。
上傳時間： 2014-11-26
上傳用戶：zuozuo1215
介紹了一種基于Cortex-M3(STM32F103C8)芯片的高速度、低功耗、多功能數字可調共振源,以及系統的CPU部分、信號發生、濾波及放大部分及相應的軟件設計。
上傳時間： 2013-11-03
上傳用戶：liu999666
高功率因數、高效率、低噪音是電源裝置和用電設備普遍追求的品質。本文以單相有源功率因數校正控制器和高性能功率模塊的研制、開發為依托，對其從理論和應用開發兩個方面進行了較為全面的研究和討論。
上傳時間： 2014-01-22
上傳用戶：llwap
