提出了一種CPM信號(hào)Laurent分解和最小均方誤差檢測(cè)相結(jié)合的低復(fù)雜度接收機(jī),在降低運(yùn)算量的同時(shí),保證了低信噪比情況下接近于最大似然ML、最優(yōu)檢測(cè)器的接收機(jī)性能。理論推導(dǎo)和仿真結(jié)果均驗(yàn)證了該算法的有效性。
標(biāo)簽： LST-CPM 接收機(jī)
上傳時(shí)間： 2013-11-15
上傳用戶：徐孺
電子發(fā)燒友網(wǎng)為大家提供了低旁瓣的802.11b雙菱饋源的主星拋物面天線知識(shí)，希望對(duì)您有所幫助！
標(biāo)簽： 802.11 饋源 拋物面天線
上傳時(shí)間： 2013-10-31
上傳用戶：sun_pro12580
提出了一種應(yīng)對(duì)CDMA系統(tǒng)中有界干擾的魯棒自適應(yīng)功率控制算法.仿真結(jié)果表明,與傳統(tǒng)的功率控制算法相比,該算法性能優(yōu)越,可以使用戶獲得更高的信噪比和較低的發(fā)射功率,且系統(tǒng)容量得到了提高.
標(biāo)簽： CDMA 干擾 功率控制
上傳時(shí)間： 2013-11-02
上傳用戶：yimoney
為了克服國(guó)內(nèi)數(shù)據(jù)采集器通用性不強(qiáng)，論文以C8051F120為控制核心設(shè)計(jì)了通用多功能低功耗海洋數(shù)據(jù)采集器。多功能低功耗海洋數(shù)據(jù)采集器采用B1203LS非線性變壓模塊，降低了系統(tǒng)的功耗；采用了OCM12864-8液晶顯示設(shè)計(jì)，實(shí)現(xiàn)了系統(tǒng)的菜單化管理；采用大容量存儲(chǔ)器AT45DB041，可以存儲(chǔ)大量歷史數(shù)據(jù)；并提供了RS232接口可以實(shí)現(xiàn)遠(yuǎn)程有線或者無(wú)線傳輸。整個(gè)系統(tǒng)有體積小、功耗低、太陽(yáng)能供電的特點(diǎn)，完全達(dá)到設(shè)計(jì)要求，有較大的實(shí)用價(jià)值和應(yīng)用前景。
標(biāo)簽： 多功能 低功耗 海洋數(shù)據(jù) 采集器
上傳時(shí)間： 2013-11-05
上傳用戶：lyy1234
西數(shù)低格程序
標(biāo)簽： LLFORMAT 程序
上傳時(shí)間： 2014-12-31
上傳用戶：q123321
上傳時(shí)間： 2013-11-19
上傳用戶：kelimu
頻譜分析儀的主要工作原理 接收到的中頻模擬信號(hào)經(jīng)過(guò)A/D轉(zhuǎn)換為14位的數(shù)字信 號(hào)，首先對(duì)數(shù)字信號(hào)進(jìn)行數(shù)字下變頻（DDC），得到I路、Q路信號(hào)，然后根據(jù)控制信號(hào)對(duì)I路、Q路信號(hào)進(jìn)行抽取濾波，使用CIC抽取濾波器完成，然后在分 別對(duì)I路、Q路信號(hào)分別進(jìn)行低通濾波，濾波器采用FIR濾波器和半帶濾波器相結(jié)合的方式，然后對(duì)信號(hào)進(jìn)行加窗、FFT（對(duì)頻譜進(jìn)行分析時(shí)進(jìn)行FFT運(yùn)算， 對(duì)功率譜進(jìn)行分析時(shí)不進(jìn)行FFT運(yùn)算）、I路和Q路平方求和、求平均。最后將輸出的數(shù)據(jù)送入到DSP中進(jìn)行顯示與控制的后續(xù)處理。
標(biāo)簽： Xilinx FPGA 多分辨率 頻譜分析儀
上傳時(shí)間： 2013-11-14
上傳用戶：leixinzhuo
白皮書：采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口 了解一個(gè)基于DDR3存儲(chǔ)器控制器的真實(shí)PCI Express® （PCIe®） Gen1x4參考設(shè)計(jì)演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時(shí)實(shí)現(xiàn)性能和功耗目標(biāo)。點(diǎn)擊馬上下載！
標(biāo)簽： FPGA PCIe 低功耗 接口
上傳時(shí)間： 2013-10-18
上傳用戶：康郎
本文主要介紹Cyclone V FPGA的一個(gè)很明顯的特性，也可以說(shuō)是一個(gè)很大的優(yōu)勢(shì)，即：采用低功耗28nm FPGA減少總系統(tǒng)成本
標(biāo)簽： FPGA Cyclone 28 nm
上傳時(shí)間： 2013-11-11
上傳用戶：aeiouetla
設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長(zhǎng)包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計(jì)方法
上傳用戶：ch3ch2oh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
