隨著SOC技術(shù)、IP技術(shù)以及集成電路技術(shù)的發(fā)展,RISC軟核處理器的研究與開發(fā)設(shè)計開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業(yè)開始得到了廣泛的應(yīng)用,特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來越廣泛的應(yīng)用前景。 該論文在研究了大量國內(nèi)外技術(shù)文獻(xiàn)的基礎(chǔ)上,總結(jié)了RISC處理器發(fā)展的現(xiàn)狀與水平。認(rèn)真分析了RISC處理器的基本結(jié)構(gòu),包括總線結(jié)構(gòu),流水線處理的原理,以及流水線數(shù)據(jù)通路和流水線控制的原理;并詳細(xì)分析了該設(shè)計采用的指令集——MIPS指令集的內(nèi)在結(jié)構(gòu)。設(shè)計出了一個32位RISC軟核處理器,這個軟核處理器采用五級流水線結(jié)構(gòu),能完成加法、減法、邏輯與、邏輯或、左移右移等算術(shù)邏輯操作,以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發(fā)板上進(jìn)行驗證,證明了所設(shè)計的32位RISC處理器能準(zhǔn)確的執(zhí)行所選用的MIPS指令集,運(yùn)行速度能達(dá)到30MHz,功能良好。 通過對所設(shè)計對象特點(diǎn)及其可行性的研究,選用了Altera公司QuartusⅡ軟件作為設(shè)計與仿真驗證的環(huán)境。在設(shè)計方法上,該課題采用了自頂向下的設(shè)計方法。在設(shè)計過程中采用了邊設(shè)計邊驗證這種設(shè)計與驗證相結(jié)合的設(shè)計流程,大大提高了設(shè)計的可靠性。該課題在設(shè)計過程中還提出了兩個有效的設(shè)計思路:第一是在32位寄存器的設(shè)計中利用FPGA的內(nèi)部RAM資源來設(shè)計,減少了傳輸延時,提高了運(yùn)行速度,并大大減少了對FPGA內(nèi)部資源的占用;第二是在系統(tǒng)架構(gòu)上采用了柔性化的設(shè)計方法,使得設(shè)計可以根據(jù)實(shí)際的需求適當(dāng)?shù)脑鰷p相應(yīng)的部件,以達(dá)到需求與性能的統(tǒng)一。這兩個方法都有效地解決了設(shè)計中出現(xiàn)的問題,提高了處理器的性能。
上傳時間: 2013-07-21
上傳用戶:caozhizhi
現(xiàn)代IC設(shè)計中,隨著設(shè)計規(guī)模的擴(kuò)大和復(fù)雜度的增長,驗證成為最嚴(yán)峻的挑戰(zhàn)之一。在現(xiàn)代ASIC設(shè)計中,很難用單一的驗證方法來對復(fù)雜芯片進(jìn)行有效的驗證,為了將設(shè)計錯誤減少到可接受的最小量,需要將一系列的驗證方法和工具結(jié)合起來。 在64位全定制嵌入式CPU設(shè)計過程中,使用了多種驗證技術(shù)和方法,并將FPGA驗證作為ASIC驗證的重要補(bǔ)充,加強(qiáng)了設(shè)計正確的可靠性。 論文首先介紹了64位CPU的結(jié)構(gòu),結(jié)合選用的Xilinx的Virtex
上傳時間: 2013-04-24
上傳用戶:003030
人臉識別技術(shù)繼指紋識別、虹膜識別以及聲音識別等生物識別技術(shù)之后,以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測,隨著研究的深入和應(yīng)用的擴(kuò)大,在視頻會議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景,發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展,它的功能、應(yīng)用和可靠性逐漸增加,在各個行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊,為用戶的升級和改進(jìn)留下廣闊的空間。并且速度更高,密度也更大,其設(shè)計方法的靈活性降低了整個系統(tǒng)的開發(fā)成本,F(xiàn)PGA 設(shè)計成為電子自動化設(shè)計行業(yè)不可缺少的方法。 本文從人臉檢測算法入手,總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計方法,使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓(xùn)練分類器、定點(diǎn)化、以及硬件加速等方法后,能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上,達(dá)到實(shí)時的檢測效果。本文工作和成果可以具體描述如下: 1. 算法分析:對于人臉檢測算法,首先確保的是檢測率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算,這便于進(jìn)一步的硬件設(shè)計。同時對檢測算法進(jìn)行耗時分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分:這一步考慮市場可以提供的資源狀況,又要考慮系統(tǒng)成本、開發(fā)時間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板,在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲器、I/O接口、總線及數(shù)據(jù)通道等,通過分析可以對算法進(jìn)行細(xì)致的劃分,實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化:在Adaboost算法中,需要進(jìn)行大量的浮點(diǎn)計算。這里采用的方法是直接對數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù),然后對尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測用的級聯(lián)分類器的訓(xùn)練,提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對系統(tǒng)的整體進(jìn)行了驗證。實(shí)驗表明,在視頻輸入輸出接入的同時,人臉檢測能夠達(dá)到17fps的檢測速度,并且獲得了很好的檢測率以及較低的誤檢率。
標(biāo)簽: FPGA 人臉檢測 系統(tǒng)設(shè)計
上傳時間: 2013-04-24
上傳用戶:大融融rr
建立了雙容水箱系統(tǒng)的數(shù)學(xué)模型,采用串級控制方案對雙容水箱液位系統(tǒng)進(jìn)行控制,控制算法采用數(shù)字PID。確定了硬件設(shè)備,制作了雙容水箱液位控制系統(tǒng)。采用力控5.0 版組態(tài)軟件,對整個液位控制系統(tǒng)進(jìn)行組態(tài),構(gòu)
標(biāo)簽: 力控組態(tài) 軟件 液位控制系統(tǒng)
上傳時間: 2013-07-27
上傳用戶:harveyhan
LTC2400是凌特公司生產(chǎn)的一種微功耗、高精度24位A/D轉(zhuǎn)換器,該芯片內(nèi)部集成有振蕩器,工作電壓 2.7-5.5V,積分線性誤差為4ppm,RMS噪聲為0.3ppm,供電電流僅為200A,
標(biāo)簽: 2400 LTC 24位 AD轉(zhuǎn)換器
上傳時間: 2013-07-07
上傳用戶:dgann
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題,如果實(shí)現(xiàn)PID軟算法的微處理器因為強(qiáng)干擾或其他原因而出現(xiàn)故障,會引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個問題。因此,利用FPGA開發(fā)技術(shù),實(shí)現(xiàn)智能控制器算法的芯片化,使之能夠廣泛的用于各種場合,具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn),總結(jié)FPGA設(shè)計技術(shù)及開發(fā)流程,指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計,降低設(shè)計難度,是擴(kuò)展設(shè)計功能、提高芯片性能和產(chǎn)品性價比的關(guān)鍵。控制系統(tǒng)由四個模塊組成,主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上,提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計方法。在PID算法與FPGA的運(yùn)算器邏輯映像過程中,采用將補(bǔ)碼的加法器代替減法器設(shè)計,增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理,進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體,可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計實(shí)現(xiàn)了PID控制器,用Modelsim仿真驗證了設(shè)計結(jié)果的正確性,用Synplify Pro進(jìn)行電路綜合,在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線,最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求,論文設(shè)計完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象,以EP1C3T144 FPGA為核心,構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0~400℃的條件下,實(shí)驗結(jié)果表明,達(dá)到無超調(diào)的穩(wěn)定控制要求,為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計難度提供了有效的方法。
上傳時間: 2013-05-24
上傳用戶:gyq
碼元定時恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能,使誤碼率上升,甚至?xí)箓鬏斣獾酵耆茐摹S绕鋵τ谕话l(fā)傳輸系統(tǒng),快速、精確的定時同步算法是近年來研究的一個焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景,研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法,并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理,在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復(fù)算法以及衡量系統(tǒng)性能的各項指標(biāo),為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足,接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析,并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報頭前導(dǎo)比特信息的,由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法,此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步,并在FPGA上予以實(shí)現(xiàn),效果良好。 在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤,在跟蹤過程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法,進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn),提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較,證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計以及硬件實(shí)現(xiàn)的全過程,滿足系統(tǒng)要求。
上傳時間: 2013-04-24
上傳用戶:zukfu
·摘 要:利用16位微機(jī)為控制器.實(shí)現(xiàn)直流電機(jī)數(shù)字PID閉環(huán)速度控制.通過實(shí)驗,給出PID參數(shù)的整定與系統(tǒng)動態(tài)特性的關(guān)系.[著者文摘]
標(biāo)簽: PID 數(shù)字 控制 控制系統(tǒng)
上傳時間: 2013-04-24
上傳用戶:日光微瀾
適用于64位系統(tǒng)的AT單片機(jī)下載軟件,avr fighter 很適用,已調(diào)試!!!
上傳時間: 2013-04-24
上傳用戶:f1364628965
·從應(yīng)用角度介紹了具有11 個輸入端的12 位A/ D 轉(zhuǎn)換器TLC2543 的結(jié)構(gòu)與編程要點(diǎn),探討了TLC2543 與51 系列單片機(jī)的接口方法,用軟件合成SPI 操作,給出了接口電路與A/ D 采集程序設(shè)計實(shí)例,并對實(shí)際應(yīng)用時應(yīng)注意的問題進(jìn)行了探討。
標(biāo)簽: 2543 TLC 轉(zhuǎn)換器 51系列
上傳時間: 2013-04-24
上傳用戶:juyuantwo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1