本二維FDTD的仿真和外推是將遠場外推,對學習FDTD的同學應該是有幫助的,在中間的程序是外推程序.
標簽： FDTD 程序 二維 仿真
上傳時間： 2013-12-29
上傳用戶：qq1604324866
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計 這段程式碼主要是把資料儲存到config.txt這個檔案中，我們將資料以 \n[_config_]\n 來作區隔，以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。
標簽： Python Constructor config 2.3
上傳時間： 2014-01-17
上傳用戶：zhenyushaw
將Verilog設計轉成VHDL設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
一個簡單的游戲設計...好好玩的
標簽：
上傳時間： 2013-12-31
上傳用戶：edisonfather
MATLAB語言進行控制系統仿真和輔助設計的講義，為科學研究打下基礎
標簽： MATLAB 語言 控制系統 仿真
上傳時間： 2016-02-19
上傳用戶：清風冷雨
提出了歐氏算法和IDFT相結合的RS碼流式解碼方案,并在FPGA芯片上予以實現。計算機仿真和實測表明,該方案在GF(28)的符號速率可達50MHz以上,最大延時為640ns,滿足了高速寬帶無線接入網中抗干擾編譯碼的需求。
標簽： IDFT FPGA 640 MHz
上傳時間： 2013-12-08
上傳用戶：yulg
用狀態機實現串行序列檢測器的設計 若檢測到串行序列11010則輸出為1 否則輸出為0 并對其進行仿真和硬件測試
標簽： 11010 串行 序列 輸出
上傳時間： 2013-12-30
上傳用戶：xc216
蟲蟲下載站版權所有 京ICP備2021023401號-1
