擴頻通信技術因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優點，在軍事抗干擾和個人通信業務中得到了很大的發展。尤其是基于擴頻理論的CDMA通信技術成為國際電聯規定的第三代移動通信系統的主要標準化建議后，標志著擴頻通信技術在民用通信領域的應用進入了新階段。 近年來，隨著微電子技術和電子設計自動化(EDA)技術的迅速發展，以FPGA和CPLD為代表的可編程邏輯器件憑借其設計方便靈活等特點廣泛應用于數字信號處理領域。 本論文正是采用基于FPGA硬件平臺來實現了一個直接序列擴頻通信基帶系統，該系統的實現涉及擴頻通信和有關FPGA的相關知識，以及實現這些模塊的VHDL硬件描述語言和QuartusⅡ開發平臺，目標是實現一個集成度高、靈活性強、并具有較強的數據處理能力的擴頻通信基帶系統。 本論文中首先對擴頻通信的基礎理論做了探討，著重對直序擴頻的理論進行了分析；其次根據理論分析，設計了全數字直接序列擴頻基帶系統的結構，完成了擴頻序列的產生、信息碼的輸入和擴頻。重點完成了對基帶擴頻信號的相關解擴和幾種同步捕獲電路的設計，將多種專用芯片的功能集成在一片大規模FPGA芯片上。在論文中列出了部分模塊的VHDL程序，并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。
上傳時間： 2013-04-24
上傳用戶：chenjjer
作為性能優異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應用。因此有必要研究如何將現有的Turbo碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現的算法，將實驗室的理論研究成果轉化成為硬件產品。 論文主要的研究內容有以下兩點： 其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下，自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。 仿真結果表明：該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現，得到硬件電路，并對得到的譯碼器硬件電路進行測試。 測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
當今，移動通信正處于向第四代通信系統發展的階段，OFDM技術作為第四代數字移動通信(4G)系統的關鍵技術之一，被包括LTE在內的眾多準4G協議所采用。IDFT/DFT作為OFDM系統中的關鍵功能模塊，其精度對基帶解調性能產生著重大的影響，尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能，本文采用數字自動增益控制(DAGC)技術，以解決過大輸入信號動態范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先，本文簡單介紹了較為成熟的AAGC(模擬AGC)技術，并重點關注近年來為了改善其性能而興起的數字化AGC技術，它們主要用于壓縮ADC輸入動態范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術，進一步分析了AAGC技術和基帶DAGC在實施對象，實現方法等上的異同點，指出了基帶DAGC的必要性。 其次，根據LTE協議，搭建了從調制到解調的基帶PUSCH處理鏈路，并針對基于DFT的信道估計方法的缺點，使用簡單的兩點替換實現了優化，通過高斯信道下的MATLAB仿真，證明其可以達到理想效果。仿真結果還表明，在不考慮同步問題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進行調制，也能達到在SNR高于17dB時，硬判譯碼結果為極低誤碼率(BER)的效果。 再次，在所搭建鏈路的基礎上，通過理論分析和MATLAB仿真，證明了包括時域和頻域DAGC在內的基帶DAGC具有穩定接收鏈路解調性能的作用。同時，通過對幾種DAGC算法的比較后，得到的一套適用于實現的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統基帶解調的要求。針對時域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進行基帶DAGC算法的實現。 最后，本文對選定的基帶DAGC算法進行了FPGA設計，仿真、綜合和上板結果說明，時域和頻域DAGC實現方法占用資源較少，容易進行集成，能夠達到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個IQ數據，使之滿足基帶解調性能。
上傳時間： 2013-05-17
上傳用戶：laozhanshi111
移動無線信道特性對移動通信系統性能具有重要影響，移動信道建模和仿真對移動通信系統的研發具有重要意義。因此，對移動信道建模與仿真進行研究，具有重要的理論意義和實際應用價值。 本文從無線電波的傳播特點出發，分析了無線電波的傳播模型和描述信道特性的主要參數，重點分析了移動小尺度衰落模型；結合無線電波傳輸環境的特點，研究了平坦衰落信道和頻率選擇性信道的特點，設計了基于FPGA的移動無線信道仿真器，同時給予了軟硬件驗證。 本文從衰落的數學模型角度研究了信道傳輸特性，以及各項參數對信道特性的影響。主要做了以下幾個方面的工作： 1.簡要介紹了無線電通信的發展史及信道建模與仿真的意義；論述了信道對無線信號主要的三類影響：自由空間的路徑損失、陰影衰落、多徑衰落；分析了無線通信傳播環境，移動無線通信信道仿真的基本模型，同時介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實現方法。 2.對移動無線信道特性進行了Matlab仿真，對仿真結果進行了對比分析，對影響信道特性的主要參數設置進行了分析仿真。 3.設計了一種基于FPGA的移動無線信道仿真器，并對實現該仿真器的關鍵技術和實現方法進行了分析。該信道仿真器能夠實時模擬窄帶信號條件下無線信道的主要特點，如多徑時延、多普勒頻移、瑞利衰落等，其主要的技術指標達到了設計要求。該模擬器結構簡單，參數可調，易于擴展，通用性強，可以部分或全部集成到處于研制階段的接收機中，以便于性能測試，也可應用于教學實踐。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
現代社會信息量爆炸式增長，由于網絡、多媒體等新技術的發展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢，正迅速取代傳統的并行技術，成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數據的互相傳送，接收和發送的數據相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計，經過回環之后接收到的數據與發送的數據相同，證明了Rocket I/O高速串行接口設計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
“計算機組成原理”是計算機專業的一門核心課程。傳統的計算機組成原理實驗是在指令格式、尋址方式、運算器、控制器、存儲器等都相對固定的情況下進行，學生主要進行功能實現和驗證，缺少自主設計和創新過程。 為改變這種狀況，須更新現有的計算機組成原理實驗系統。采用FPGA芯片作為載體，使用EDA開發工具，用硬件描述語言實現不同的硬件邏輯，再與硬件的輸入輸出接口線路相連，最終組成一臺可用于組成實驗教學的完整計算機系統。這期間學生將掌握組成原理實驗系統的各個部件的功能及其相互之間如何協作。本實驗系統能夠讓學生完成有關計算機組成原理的部件實驗和整機實驗：部件實驗包括加法器、乘法器、除法器、算術邏輯運算單元、控制器、存儲器等；整機實驗可以獨立實現各部件的功能描述。該系統能夠幫助學生鞏固課堂知識并增強設計能力。 為實現上述目的，依據EDA技術的開發流程和方法，建立了一個完整的體系，其中包括控制模塊、內存模塊、運算器模塊、通用寄存器組及其控制部件、程序計數器、地址寄存器、指令寄存器、時序部件、數據控制部件、狀態值控制部件，以及為幫學生調試而專門設計的輸出觀察部件。在Quartus Ⅱ開發環境下，使用Altera公司FPGA芯片，采用VHDL，語言設計并實現了上述模塊。經過仿真測試，所實現的各功能模塊作為獨立部件時能完成各自功能：而將這些部件組合起來的整機系統，可以執行程序段和進行各種運算處理，達到了設計要求。
上傳時間： 2013-06-01
上傳用戶：hebmuljb
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實現與現有和未來多種電臺的兼容，能最大限度的滿足了互聯互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術設計與實現。 首先介紹了軟件無線電的基本概念以及其發展狀況，深入討論了軟件無線電的基本理論，主要介紹了設計中所用到的帶通采樣技術、信號的抽取技術與多相濾波技術。 然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency，RF)前端接收技術，設置寬中頻超外差接收機射頻前端的設計指標，給出了改進的實信號濾波器組低通型實現結構，并依此推導和建立了實信號多相濾波器組信道化中頻接收機的數學模型。 最后基于EP1S80開發平臺實現了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復乘運算的設計方案。仿真結果表明，該接收機能夠實現對中頻信號的正確接收，驗證了系統設計的可行性。
上傳時間： 2013-05-24
上傳用戶：wyaqy
在現代交流伺服系統中，矢量控制原理以及空間電壓矢量脈寬調制（SVPWM）技術使得交流電機能夠獲得和直流電機相媲美的性能。永磁同步電機（PMSM）是一個復雜耦合的非線性系統。本文在Matlab/Simulink環境下，通過對PMSM本體、d/q坐標系向a/b/c坐標系轉換等模塊的建立與組合，構建了永磁同步電機控制系統仿真模型。仿真結果證明了該系統模型的有效性。
標簽： MatlabSimulink PMSM 永磁同步電機
上傳時間： 2013-04-24
上傳用戶：liansi
正交頻分復用(OFDM)技術是一種多載波數字調制技術，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(4G)的核心調制傳輸技術。 本文首先描述了OFDM技術的基本原理。對OFDM的調制解調以及其中涉及的特性和關鍵技術等做了理論上的分析，指出了OFDM區別于其他調制技術的巨大優勢；然后針對OFDM中的信道估計技術，深入分析了基于FFT級聯的信道估計理論和基于聯合最大似然函數的半盲分組估計理論，在此基礎上詳細研究描述了用于OFDM系統的迭代的最大似然估計算法，并利用Matlab做了相應的仿真比較，驗證了它們的有效性。 而后，在Matlab中應用Simulink工具構建OFDM系統仿真平臺。在此平臺上，對OFDM系統在多徑衰落、高斯白噪聲等多種不同的模型參數下進行了仿真，并給出了數據曲線，通過分析結果可正確評價OFDM系統在多個方面的性能。 在綜合了OFDM的系統架構和仿真分析之后，設計并實現了基于FPGA的OFDM調制解調系統。首先根據802.16協議和OFDM系統的具體要求，設定了合理的參數；然后從調制器和解調器的具體組成模塊入手，對串/并轉換，QPSK映射，過采樣處理，插入導頻，添加循環前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設計，詳細介紹了各個模塊的設計和實現過程，并給出了相應的仿真波形和參數說明。其中，針對定點運算的局限性，為系統設計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統參數允許的范圍內，充分利用了有限資源，提高了系統運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優化和設計實現，針對原始快速傅立葉變換FPGA實現算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業功能、資源占用較少的快速傅立葉變換優化算法設計方案，使之運用于OFDM基帶處理系統當中并加以實現，結果滿足系統參數的需求。最后以理論分析為依據，對整個OFDM的基帶處理系統進行了系統調試與性能分析，證明了設計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統的設計、仿真和實現。本設計為OFDM通信系統的進一步改進提供了大量有用的數據。
上傳時間： 2013-07-25
上傳用戶：14786697487
本項目完成的是中國地面數字電視融合方案發端系統的FPGA設計與實現。采用Stratix系列的EP1S80F1020C5FPGA為基礎構建了主硬件處理平臺。系統中能量擴散、LDPC編碼、符號交織、星座映射、同步PN頭插入、3780點IFFTOFDM調制以及信號成形4倍插值滾降濾波器等都是基于FPGA硬件設計實現的。本文首先介紹了數字電視的發展現狀，融合方案發端系統的整體結構以及FPGA設計的相關知識。第三章重點、詳細地介紹了基于FPGA的融合方案發端系統除LDPC編碼部分的各個模塊的具體實現，并對級連后的整個系統的性能進行了仿真、分析和驗證。第四章簡要介紹了與融合方案發端系統結構類似的一個窄帶LDPC解碼-誤碼測試實驗平臺發端的FPGA設計，并對該測試平臺的性能進行了分析驗證。我在項目中完成的工作主要有： 1.閱讀相關文獻資料，了解中國地面數字電視融合方案的整體結構和原理。 2.制定了整個發端系統FPGA實現的框架以及各模塊的接口定義。 3.完成了3780點IFFTOFDM的FPGA設計和驗證。 4.完成了4倍插值169階滾降濾波器的算法改進和FPGA設計與驗證。 5.完成了整個融合方案系統的功能仿真、分析和驗證。 6.完成了窄帶LDPC解碼-誤碼測試實驗平臺發端的FPGA設計以及仿真、驗證。
上傳時間： 2013-07-05
上傳用戶：qq521
