<tfoot id="zqorh"><legend id="zqorh"></legend></tfoot>
計算機圖形學中真實感成像包括兩部分內容：物體的精確圖形表示；場景中光照效果的適當的描述。光照效果包括光的反射、透明性、表面紋理和陰影。對物體進行投影，然后再可見面上產生自然光照效果，可以實現場景的真實感顯示。光照明模型主要用于物體表面某點處的光強度計算。面繪制算法是通過光照模型中的光強度計算，以確定場景中物體表面的所有投影像素點的光強度。Phong明暗處理算法是生成真實感3D圖像最佳算法之一。但是由于其大量的像素級運算和硬件難度而在實現實時真實感圖形繪制中被Gotuaud明暗處理算法所取代。VLSI技術的發展以及對于高真實感實時圖形的需求使得Phong明暗處理算法的實現成為可能。利用泰勒級數近似的Fast Phong明暗處理算法適合硬件實現。此算法需要存儲大量數據的ROM。這增加了實現的難度。 本文完成了以下工作： 1、本文簡述了實時真實感圖形繪制管線，詳細敘述了所用到的光照明模型和明暗處理方法，并對幾種明暗處理方法的效果作了比較，實驗結果表明Fast Phong明暗處理算法適用于實時真實感圖形繪制。 2、在熟悉Xilinx公司FPGA芯片結構及其開發流程的基礎上，結合Xilinx公司提供的FPGA開發工具ISE 7.1i，仿真工具為ISE simulator，綜合工具為XST；完成了Fast Phong明暗處理模塊的FPGA設計與實現。綜合得到的電路的最高頻率為54.058MHz。本文的Fast Phong明暗處理硬件模塊適用于實時真實感圖形繪制。 3、本文通過誤差分析，提出了優化的查找表結構。通過在FPGA上對本文所提結構進行驗證。結果表明，本方案在提高速度、精度的同時將ROM的數據量從64K*8bit減少至13K*8bit。
上傳時間： 2013-06-21
上傳用戶：ghostparker
隨著電子技術的快速發展，計算機的性能得到了極大的提高，使得利用計算機實現人類的視覺功能成為目前計算機領域中最熱門的課題之一。基于視頻的目標檢測與跟蹤技術是計算機視覺領域中最主要的研究方向之一，它是智能監控、人機交互、移動機器人視覺導航、工業機器人手眼系統等應用的基礎和關鍵技術。在科學研究和工程應用上都有十分誘人的前景。 論文提出了以FPGA為核心的思想，設計出一套應用于背景靜止視頻序列的動態目標檢測與跟蹤系統。通過位置固定的攝像頭監控某一區域，分析攝像頭采集到的動態視頻序列，計算出目標的運動參數。與傳統的基于PC機的視頻動態目標跟蹤系統相比，適應了目標跟蹤系統對圖像處理速度的實時性與數據帶寬越來越高的要求，同時成本較低、設計更靈活，而且硬件重構性好、處理速度快、系統易于升級。 論文的主要工作包括：構建目運動標跟蹤系統軟件平臺和硬件平臺。應用MATLAB對目標檢測算法進行仿真分析比較。采用Synplifty Pro、ModelSim和TimingDesigner等各種EDA軟件工具對系統中各個層次的模塊進行時序設計、代碼編寫、仿真驗證等。最后使用QuartusⅡ將整個系統工程文件綜合、布局布線。在察看時序報告無誤后，將系統配置文件下載至FPGA開發板中。 實現結果表明：所設計的系統能很好地工作在FPGA中，實現了設計要求，為視覺智能監控打下基礎。
上傳時間： 2013-08-05
上傳用戶：亮劍2210
數字電視按傳輸方式分為地面、衛星和有線三種。其中，DVB-S和DVB-C這兩個全球化的衛星和有線傳輸方式標準，目前已作為世界統一標準被大多數國家所接受。而對于地面數字電視廣播標準，經國際電訊聯盟(ITU)批準的共有三個，包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial，數字視頻地面廣播)標準、美國的ATSC(Advanced Television System Committee，先進電視制式委員會)標準和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting，綜合業務數字廣播)標準。綜合比較起來，歐洲的DVB-T標準在技術及應用實踐上都更加成熟。 本論文首先介紹了DVB-T系統的主要結構，針對DVB-T標準中各模塊的實現進行了闡述，并根據發射機端各個模塊討論了接收機端相關模塊的算法設計。 隨后，論文給出了基于Microsoft Visual Studio 2005平臺實現的數字電視基帶信號產生與接收的軟件仿真系統的總體設計流程，重點討論了內編解碼器和內交織/解交織器的算法與實現，并在實現的多參數可選的數字電視基帶信號產生與接收軟件仿真平臺上，重點分析了內編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡化軟判決以及不同調制方式時對DVB-T系統整體性能的影響。 最后，論文討論了內碼譯碼算法的實現改進，使得Viterbi譯碼更適合在FPGA上實現，同時針對邏輯設計進行優化以便節省硬件資源。論文重點討論了對幸存路徑信息存儲譯碼模塊的改進，比較了此模塊三種不同的實現方式帶來的硬件速率和資源的優劣，通過利用4塊RAM對幸存路徑信息的交互讀寫，完成了對傳統回溯算法的改進，實現了加窗回溯的譯碼輸出，同時實現了回溯長度可配置以實現系統不同的性能要求。
上傳時間： 2013-08-02
上傳用戶：遠遠ssad
論文研究了基于Bayer格式的CCD原始圖像的顏色插值算法，并將設計的改進算法應用到以FPGA為核心的圖像采集前端。出于對成本和體積的考慮，一般的數字圖像采集系統采用單片CCD或CMOS圖像傳感器，然后在感光表面覆蓋一層顏色濾波陣列(CFA)，經過CFA后每個像素點只能獲得物理三基色(紅、綠、藍)其中一種分量，形成馬賽克圖像。為了獲得全彩色圖像，就要利用周圍像素點的值近似地計算出被濾掉的顏色分量，稱這個過程為顏色插值。由于當前對圖像采集系統的實時性要求越來越高，業內已經開始廣泛采用FPGA來進行圖像處理，充分發揮硬件并行運算的速度優勢，以求在處理速度和成像質量兩方面均達到滿意的效果。。主要的工作內容如下: 本文首先介紹了彩色濾波陣列、圖像色彩恢復和插值算法的概念，然后分析和研究了當下常用的顏色插值算法，如雙線性插值算法、加權系數法等等，指出了各個算法的特點和不足；接下來針對硬件系統并行運算的特性和實時性處理的要求，結合其中兩種算法的思路設計了適用于硬件的改進算法，該算法主要引入了方向標志位的概念以及平滑的邊界仲裁法則來檢測邊界，借鑒利用梯度的三角函數關系來判斷邊界方向，通過簡化且適用于硬件的方法計算加權系數，從而選擇合適的方向進行插值。 在介紹了FPGA用于圖像處理的優勢后，針對FPGA的特點采用模塊化結構設計，詳細闡述了本文算法的軟件實現過程及所使用到的關鍵技術；文章設計了一個以FPGA為核心的前端圖像采集平臺，并將改進插值算法應用到整個系統當中。詳細分析了采集前端的硬件需求，討論了核心芯片的選型和硬件平臺設計中的注意事項，完成了印制電路板的制作。 文章通過MATLAB仿真得到了量化的性能評估數據，并選取幾種算法在硬件平臺上運行，得到了實驗圖片。最后結合圖片的視覺效果和仿真數據對幾種不同算法的效果進行了評估和比較，證明改進的算法對圖像質量有所增強，取得了良好的效果。
上傳時間： 2013-06-11
上傳用戶：it男一枚
由于各種非線性電力電子裝置的和功率開關器件的廣泛應用產生了諧波。隨著對電能質量要求的不斷提高，各種治理諧波的電力電子裝置就產生了。諧波治理的方法主要有無源濾波技術和有源電力濾波器技術。傳統的方法采用LC 無源濾波器，與無源濾波器相比有源電力濾波器具有很大的優越性，因此越來越多的應用到治理諧波污染中。隨著以DSP 和FPGA 的高速發展，以全數字化控制技術實現的有源電力濾波器必將更多的應用到諧波裝置中去。本文深入分析了諧波治理的研究背景意義和有源濾波器的研究現狀和發展趨勢。介紹了有源濾波器的基本的工作原理；分類；諧波的檢測方法和控制策略，在各個方法的比較上選用基于瞬時無功功率理論的諧波檢測法對諧波電流進行了檢測。并提出了一種基于 DSP 及FPGA 控制的有源電力濾波器的設計方案，重點研究了三相并聯型有源濾波器的控制系統及硬件設計。本文還對系統的功率器件進行了分析并選用IGBT 作為其開關器件。設計了IGBT 驅動及保護電路，利用理論分析和仿真結果設定了系統直流側電容和輸出電感的參數。對整個系統進行了Simulink 仿真實驗，選用DSP 和和FPGA 作為核心處理芯片，DSP 用來采集數據并檢測諧波，FPGA 用來實現PWM 脈沖的輸出。設計并調試出非線性負載，傳感器采集，電流電壓調理電路，主電路，過零檢測電路，IGBT 的驅動及吸收緩沖電路。并在此基礎上搭建出了試驗平臺。給出了DSP 及FPGA 的軟件設計思想和流程。
上傳時間： 2013-04-24
上傳用戶：youth25
14 位 LTC®2351-14 是一款 1.5Msps、低功率 SAR 型 ADC，具有 6 個同時采樣差分輸入通道。它采用單 3V 工作電源，並具有 6 個獨立的采樣及保持放大器 (S/HA) 和一個 ADC。
上傳時間： 2013-11-16
上傳用戶：dbs012280
對于常規VDMOS器件結構， Rdson與BV存在矛盾關系，要想提高BV，都是從減小EPI參雜濃度著手，但是外延層又是正向電流流通的通道，EPI參雜濃度減小了，電阻必然變大，Rdson增大。所以對于普通VDMOS，兩者矛盾不可調和。 但是對于COOLMOS，這個矛盾就不那么明顯了。通過設置一個深入EPI的的P區，大大提高了BV，同時對Rdson上不產生影響。為什么有了這個深入襯底的P區，就能大大提高耐壓呢？ 對于常規VDMOS，反向耐壓，主要靠的是N型EPI與body區界面的PN結，對于一個PN結，耐壓時主要靠的是耗盡區承受，耗盡區內的電場大小、耗盡區擴展的寬度的面積，也就是下圖中的淺綠色部分，就是承受電壓的大小。常規VDMOS，P body濃度要大于N EPI， PN結耗盡區主要向低參雜一側擴散，所以此結構下，P body區域一側，耗盡區擴展很小，基本對承壓沒有多大貢獻，承壓主要是P body－－N EPI在N型的一側區域，這個區域的電場強度是逐漸變化的，越是靠近PN結面（a圖的A結），電場強度E越大。所以形成的淺綠色面積有呈現梯形。
上傳時間： 2013-11-11
上傳用戶：小眼睛LSL
行為級仿真是提高流水線（Pipeline）ADC設計效率的重要手段。建立精確的行為級模型是進行行為級仿真的關鍵。本文采用基于電路宏模型技術的運算放大器模型，構建了流水線ADC的行為級模型并進行仿真。為驗證提出模型的精度，以一個7位流水線ADC為例，分別進行了電路級與行為級的仿真，并做了對比。結果表明這樣構建的行為級模型能較好地反映實際電路的特性，同時仿真時間大大縮短。
上傳時間： 2013-10-18
上傳用戶：zsjinju
脈沖波形的產生和整形:介紹矩形脈沖波形的產生和整形電路。 在脈沖整形電路中。介紹了最常用的兩類整形電路——施密特觸發器和單穩態觸發器電路。在本章的最后，討論了廣為應用的555定時器和用它構成施密特觸發器、單穩態觸發器和多諧振蕩器的方法。 7.1單穩態觸發器 單穩態觸發器的工作特性具有如下的顯著特點； 第一，它有穩態和暫穩態兩個不同的工作狀態； 第二，在外界觸發脈沖作用下，能從穩態翻轉到暫穩態，在暫穩態維持一段時間以后，再自動返問穩態； 第三，暫穩態維持時間的長短取決于電路本身的參數，與觸發脈沖的寬度和幅度無關。 由于具備這些特點。單穩態觸發器被廣泛應用于脈沖整形、延時(產生滯后于觸發脈沖的輸出脈沖)以及定時(產生固定時間寬度的脈沖信號)等。 7.1.1脈沖波形的主要參數 獲取矩形脈沖波形的途徑不外乎有兩種：一種是利用各種形式的多諧振蕩器電路直接產生所需要的矩形脈沖，另一種則是通過各種整形電路把已有的周期性變化波形變換為符合要求的矩形脈沖。當然，在采用整形的方法獲取矩形脈沖時，是以能夠找到頻率和幅度都符合要求的一種已有電壓信號為前提的。 在同步時序電路中，作為時鐘信號的矩形脈沖控制和協調著整個系統的工作。因此，時鐘脈沖的特性直接關系到系統能否正常地工作。為了定量描述矩形脈沖的特性，通常給出圖7-1 中所標注的幾個主要參數。這些參數是： 脈沖周期 ——周期性重復的脈沖序列中，兩個相鄰脈沖之間的時間間隔。有時也使用頻率 表示單位時間內脈沖重復的次數。
標簽： 脈沖波形
上傳時間： 2013-10-08
上傳用戶：gai928943
PCB布線設計－模擬和數字布線的異同工程領域中的數字設計人員和數字電路板設計專家在不斷增加，這反映了行業的發展趨勢。盡管對數字設計的重視帶來了電子產品的重大發展，但仍然存在，而且還會一直存在一部分與 模擬 或現實環境接口的電路設計。模擬和數字領域的布線策略有一些類似之處，但要獲得更好的工程領域中的數字設計人員和數字電路板設計專家在不斷增加，這反映了行業的發展趨勢。盡管對數字設計的重視帶來了電子產品的重大發展，但仍然存在，而且還會一直存在一部分與模擬或現實環境接口的電路設計。模擬和數字領域的布線策略有一些類似之處，但要獲得更好的結果時，由于其布線策略不同，簡單電路布線設計就不再是最優方案了。本文就旁路電容、電源、地線設計、電壓誤差和由PCB布線引起的電磁干擾(EMI)等幾個方面，討論模擬和數字布線的基本相似之處及差別。模擬和數字布線策略的相似之處旁路或去耦電容在布線時，模擬器件和數字器件都需要這些類型的電容，都需要靠近其電源引腳連接一個電容，此電容值通常為0.1mF。系統供電電源側需要另一類電容，通常此電容值大約為10mF。這些電容的位置如圖1所示。電容取值范圍為推薦值的1/10至10倍之間。但引腳須較短，且要盡量靠近器件(對于0.1mF電容)或供電電源(對于10mF電容)。在電路板上加旁路或去耦電容，以及這些電容在板上的位置，對于數字和模擬設計來說都屬于常識。但有趣的是，其原因卻有所不同。在模擬布線設計中，旁路電容通常用于旁路電源上的高頻信號，如果不加旁路電容，這些高頻信號可能通過電源引腳進入敏感的模擬芯片。一般來說，這些高頻信號的頻率超出模擬器件抑制高頻信號的能力。如果在模擬電路中不使用旁路電容的話，就可能在信號路徑上引入噪聲，更嚴重的情況甚至會引起振動。
上傳時間： 2013-11-03
上傳用戶：shaojie2080
