自己做的vhdl課程設計，交通燈：實現主干道倒計時，分別為30,20,5秒，分情況：當主干道有車時，紅黃綠交替，當只一個道路上有車時，那個道的交通燈變綠色，利用max+plus2做成，使用flex8000,epf8282alc84_4只用加一個38譯碼器模塊即可，使用別的板子也可以運行
標簽： vhdl
上傳時間： 2017-02-03
上傳用戶：努力努力再努力
使用VHDL開發的簡易數字時鐘軟件，可以作為初學者熟悉定時器應用的實例程序。
標簽： VHDL 數字時鐘 軟件
上傳時間： 2017-02-14
上傳用戶：cjf0304
VHDL是由美國國防部為描述電子電路所開發的一種語言，其全稱為(Very High Speed Integrated Circuit) Hardware Description Language。 與另外一門硬件描述語言Verilog HDL相比，VHDL更善于描述高層的一些設計，包括系統級（算法、數據通路、控制）和行為級（寄存器傳輸級），而且VHDL具有設計重用、大型設計能力、可讀性強、易于編譯等優點逐漸受到硬件設計者的青睞。但是，VHDL是一門語法相當嚴格的語言，易學性差，特別是對于剛開始接觸VHDL的設計者而言，經常會因某些小細節處理不當導致綜合無法通過。為此本文就其中一些比較典型的問題展開探討，希望對初學者有所幫助，提高學習進度。
標簽： VHDL 美國 電子電路 語言
上傳時間： 2017-02-18
上傳用戶：nanshan
本程序是用VHDL語言編寫的，其中包括并口通訊，DDS電機調速,編碼器信號處理等，對研究這方面的工程人員有一定參考作用
標簽： VHDL 程序 語言 編寫
上傳時間： 2013-12-27
上傳用戶：chenlong
VHDL編程一百例，包括加法器、乘法器、移位寄存器、奇偶校驗器等。pdf格式的，僅供學習使用
標簽： VHDL 編程
上傳時間： 2017-03-01
上傳用戶：chfanjiang
偽隨機序列發生器的vhdl算法 設計一個偽隨機序列發生器，采用的生成多項式為1+X^3+X^7。要求具有一個RESET端和兩個控制端來調整寄存器初值（程序中設定好四種非零初值可選）
標簽： vhdl 偽隨機序列 發生器 算法
上傳時間： 2014-12-03
上傳用戶：小寶愛考拉
ISP實驗分頻器源程序，用VHDL寫的，在x3s200an芯片上編譯的
標簽： ISP 實驗 分頻器 源程序
上傳時間： 2014-12-20
上傳用戶：李夢晗
介紹了各種分頻器的設計，VHDL描述。包括偶數分頻器，奇數分頻器，辦整數分頻器
標簽： 分頻器
上傳時間： 2017-05-18
上傳用戶：haohaoxuexi
利用兩個半加器來組成的全加器，是簡單的vhdl語言入門
標簽： 半加器 全加器
上傳時間： 2017-06-09
上傳用戶：leixinzhuo
VHDL開發環境，四人搶答器，實現了四個人能同時搶答的功能。
標簽： VHDL 開發環境
上傳時間： 2014-12-21
上傳用戶：黃華強
蟲蟲下載站版權所有 京ICP備2021023401號-1
