RFID 低頻基站芯片開發及應用文檔 方便開發
上傳時間： 2013-05-15
上傳用戶：qiao8960
基于maga8的無傳感器的直流無刷電機控制系統 對于無刷電機驅動器的設計很有幫助的啊 呵呵
上傳時間： 2013-05-21
上傳用戶：qlpqlq
s3c2440芯片中文手冊，不要錯過呀，好東西，想要的速度下載
上傳時間： 2013-04-24
上傳用戶：abc123456.
SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執行效率高的明顯優勢。SATA2．0是SATA的第二代標準，它規定在數據線上使用LVDS NRZ串行數據流傳輸數據，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復用器、交錯啟動等一系列技術特征。正是由于以上的種種技術優點，SATA硬盤業已被廣泛的使用于各種企業級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關注。由于在加密時需要實時處理大量的數據，所以對硬盤數據的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結合起來進行設計和研究，完成基于SATA2．0接口的加解密芯片系統設計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協議，其協議體系結構包括物理層、鏈路層、傳輸層和命令層，并對系統設計中各個層次中涉及的關鍵問題進行了闡述。其次，本論文對ATA協議和命令進行了詳細的解釋和分析，并針對設計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統設計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統工作原理等，剖析了系統設計中的難點問題并給出解決問題的方法。然后，對系統數據通路的各個模塊的設計和實現進行詳盡的闡述，并給出各個模塊的驗證結果。最后，本文簡要的介紹了驗證平臺搭建和測試環境、測試方法等問題，并分析測試結果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：JIUSHICHEN
自20世紀90年代以來，隨著計算機技術、超大規模集成電路技術和通信及網絡技術的發展，微機保護和測控裝置的性能得到大幅提升，以此為基礎的變電站自動化系統在我國的電力系統中得到長足的發展和廣泛的應用。 @@ 為增加產品的市場競爭力，電力系統二次設備生產廠商緊跟市場需求，將各種具有高性價比的新型處理器芯片和外圍芯片大量應用到變電站自動化系統的保護、測控裝置上，如32位CPU、數字信號處理芯片DSP、高速高精度A/D轉換芯片、大容量Flash存儲芯片、可編程邏輯器件CPLD、FPGA等。這些功能強大的器件的應用使保護測控裝置在外形上趨于小型化集成化，而在功能上則較以前有顯著提升。同時，各種成熟的商用嵌入式實時操作系統的采用使處理器的性能得到充分發揮，裝置通信、數據存儲及處理能力更強，性能大幅提高，程序移植升級更加方便快捷。 @@ 本論文以現階段國內外變電站自動化系統測控技術為參考，根據變電站自動化系統的發展趨勢和要求，研究一種基于ARM和FPGA技術并采用嵌入式實時操作系統的高性能測控裝置，并給出硬軟件設計。 @@ 裝置硬件采用模塊化設計，按照測控裝置基本功能設計插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件，其他插件的數量可以根據需要任意增減，滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進的基于ARM技術的微處理器AT91RM9200，通過數據、地址總線和其他插件板連接，構成裝置的整個系統。交流采樣插件采用FPGA技術，利用ALTERA公司的FPGA芯片EP1K10實現交流采樣的控制，降低了CPU的負擔。 @@ 軟件采用Vxworks嵌入式實時操作系統，增加了系統的性能。以任務來管理不同的軟件功能模塊，利于裝置軟件的并行開發和維護。 @@關鍵詞：測控裝置；嵌入式實時操作系統；ARM；現場可編程門陣列
上傳時間： 2013-04-24
上傳用戶：JESS
焊有元件的印制電路板在線測試是印制電路板生產過程中的一個重要環節，關系著整個電子產品的質量。本文在深入研究國內外印制電路板自動測試技術的基礎上，結合當前先進的電子技術，設計出一套高性能，低價位，小體積，便于攜帶和操作的印制電路板在線測試儀。 本文設計的在線測試儀系統包括控制器電路、信號發生電路、信號采集電路、元件測試電路、USB通信電路和開關矩陣電路等，其中控制器電路是以FPGA可編程控制芯片為核心，負責控制下位機其它所有電路的正常工作，并實現與上位機間的通信。 針對模擬元件的測試，本文首先探討了對印制電路板上模擬元件測試時的隔離原理，繼而詳細闡述了電阻、電容（電感）、二極管、三極管、運算放大器等的測試方法，并分別設計了硬件測試電路。因為測試時需向被測元件施加測試激勵信號，本文設計并完成了一信號發生電路，可輸出幅值可調的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調的交流信號。 針對數字器件的測試，本文將數字器件分為兩種，一種為具有邊界掃描功能單元的器件，另一類為非邊界掃描器件，并分別對兩種類型的數字器件的測試原理和方法進行了詳細的描述，在文中給出了相關的硬件測試電路圖。 本設計中，所有測試激勵信號經測試電路后輸出的測試結果都是直流電壓信號，所以本文設計了一通用信號采集電路來完成對測試結果的取樣。本文還設計了開關矩陣電路，用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設計，本文采用USB通信方式與上位機進行有效的數據交換，并通過USB接口芯片完成了硬件電路的設計。 在軟件方面，本文采用NiosⅡ C語言完成所有軟件設計，以協助硬件部分來完成對印制電路板的測試工作。 本文已完成各部分電路試驗及系統聯調，試驗證明設計達到了項目預定要求。
上傳時間： 2013-08-02
上傳用戶：fywz
51單片機綜合學習系統 STC芯片燒寫軟件
上傳時間： 2013-04-24
上傳用戶：akk13
51單片機綜合學習系統 SST芯片燒寫軟件
上傳時間： 2013-07-21
上傳用戶：plsee
MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據著廣闊的市場，不僅在互聯網上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續訪問公共緩存技術，合理規劃各計算子模塊的工作時序，將數據計算的時間隱藏在訪存過程中；充分利用頻率線的零值區特性，有效地減少數據計算量，加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發板為平臺，實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
無線局域網(WLAN)是未來移動通信系統的重要組成部分。由于擺脫了有線連接的束縛，無線局域網具有移動性好、成本低以及網絡傳輸故障少等諸多優點，得到了越來越廣泛的發展與應用。正交頻分復用(OFDM)技術具有抗多徑衰落，頻譜利用率高等優點，特別適合于無線環境下的高速數據傳輸，是高速無線局域網的首選技術之一。從IEEE802.11a，IEEE802.11g到IEEE802.1n都是以OFDM為基礎。隨著OFDM技術的普及以及下一代通信技術對OFDM的青睞，研究與實現應用于無線局域網的OFDM關鍵技術具有一定的意義。 本文首先介紹了WLAN的基本概念及相關協議標準和OFDM系統的工作原理，并描述了基于IEEE802，11a和IEEE802.11n標準的OFDM系統的數據幀結構以及系統參數。文中對OFDM傳輸系統的關鍵算法進行了詳細的研究。然后以Xilinx公司的ISE10.1為軟件平臺，利用VHDL描述的方式，并以FPGA(現場可編程門陣列)芯片SPARTAN-3E為硬件平臺，研究實現了適用于IEEE802.11a和IEEE802.11n的64點16bits復數塊浮點結構的FFT模塊，(2，1，7)卷積編碼和維特比譯碼模塊，以及分組檢測和符號定時模塊，并進行了仿真、綜合、下載驗證等工作。
上傳時間： 2013-06-25
上傳用戶：cee16
