近年來,移動通信技術(shù)在全球范圍內(nèi)得到了迅猛的發(fā)展及應(yīng)用,各種全新的無線通信概念層出不窮、各種新的體制及其關(guān)鍵技術(shù)日新月異。由于正交頻分復(fù)用(OFDM)技術(shù)可以高效地利用頻譜資源并有效地對抗頻率選擇性衰落,多入多出(MIMO)利用多個天線實(shí)現(xiàn)多發(fā)多收,在不增加帶寬和發(fā)送功率的情況下,可以成倍提高信道容量,因此OFDM-MIMO技術(shù)被廣泛認(rèn)為是后三代通信系統(tǒng)(B3G)的關(guān)鍵技術(shù),是當(dāng)今移動通信領(lǐng)域研究的熱點(diǎn)。 本文對OFDM-MIMO通信系統(tǒng)接收機(jī)的關(guān)鍵技術(shù)--數(shù)字下變頻,OFDM同步、解調(diào)進(jìn)行了相關(guān)研究,在多天線接收板的XC2VP70-5FF1704芯片上,完成了數(shù)字下變頻,OFDM同步和解調(diào)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。通過功能仿真、時序仿真、板級電路測試,驗(yàn)證了該設(shè)計(jì)的正確性。 本文首先介紹了OFDM基本原理以其特點(diǎn),然后對同步技術(shù)和數(shù)字下變頻技術(shù)作了相應(yīng)的介紹。同步是OFDM系統(tǒng)設(shè)計(jì)中的一項(xiàng)關(guān)鍵技術(shù),即是針對系統(tǒng)中存在的時間偏差、頻率偏差進(jìn)行定時恢復(fù)、頻偏的估計(jì)與補(bǔ)償,來減少各種同步偏差對系統(tǒng)性能的影響。數(shù)字下變頻是軟件無線電的核心技術(shù)之一,其基本功能是從高速中頻數(shù)字信號中提取所需的窄帶信號,將其下變頻為基帶信號,降低數(shù)據(jù)率,以供后續(xù)DSP器件作進(jìn)一步處理。 在數(shù)字下變頻器的設(shè)計(jì)和實(shí)現(xiàn)方面,本文先介紹了數(shù)字下變頻器的原理和基本結(jié)構(gòu),然后根據(jù)系統(tǒng)要求對其進(jìn)行了設(shè)計(jì),并在實(shí)現(xiàn)上作了一些簡化,節(jié)約了硬件資源。 在對時間同步的設(shè)計(jì)和實(shí)現(xiàn)方面,本文采用了利用PN序列進(jìn)行時間同步的算法。在實(shí)現(xiàn)上根據(jù)系統(tǒng)實(shí)際情況將數(shù)據(jù)分為四路分別與本地PN碼做滑動相關(guān)運(yùn)算,更有效的利用了同步數(shù)據(jù),達(dá)到了更好的同步性能。 在OFDM的頻率同步的設(shè)計(jì)和實(shí)現(xiàn)方面,本文采用重復(fù)的PN碼兩兩相關(guān)來估計(jì)頻偏值,并聯(lián)合一個二階負(fù)反饋環(huán)路進(jìn)行補(bǔ)償。該算法利用環(huán)路自身噪聲帶寬抑制噪聲,提高頻率估計(jì)精度,并同時利用負(fù)反饋擴(kuò)大頻偏估計(jì)范圍。本文在對算法的詳細(xì)研究分析的基礎(chǔ)上對其進(jìn)行了FPGA設(shè)計(jì)與實(shí)現(xiàn)。
標(biāo)簽: OFDMMIMO FPGA 接收機(jī)
上傳時間: 2013-04-24
上傳用戶:heminhao
針對ISD 語音芯片的特點(diǎn), 設(shè)計(jì)一種由單片機(jī)控制, 能夠循環(huán)錄放的語音電路,可作為錄音機(jī)、復(fù)讀機(jī)、音頻記錄儀使用, 既節(jié)省存儲空間, 又降低成本, 具有較高的實(shí)用價(jià)值。
上傳時間: 2013-06-24
上傳用戶:yiwen213
DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工具,直接計(jì)算DFT的計(jì)算量與變換區(qū)間長度N的平方成正比.當(dāng)N較大時,因計(jì)算量太大,直接用DFT算法進(jìn)行譜分析和喜好的實(shí)時處理是不切實(shí)際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運(yùn)算效率提高1~2個數(shù)量級.本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模可編程邏輯器件實(shí)現(xiàn)FFT的算法.本設(shè)計(jì)主要采用先進(jìn)的基-4DIT算法研制一個具有實(shí)用價(jià)值的FFT實(shí)時硬件處理器.在FFT實(shí)時硬件處理器的設(shè)計(jì)實(shí)現(xiàn)過程中,利用遞歸結(jié)構(gòu)以及成組浮點(diǎn)制運(yùn)算方式,解決了蝶形計(jì)算、數(shù)據(jù)傳輸和存儲操作協(xié)調(diào)一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部,使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實(shí)際合理地解決了資源和速度之間相互制約的問題.本設(shè)計(jì)采用Verilog HDL硬件描述語言進(jìn)行設(shè)計(jì),由于在設(shè)計(jì)中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計(jì)效率.
標(biāo)簽: FPGA FFT 數(shù)字處理器 硬件實(shí)現(xiàn)
上傳時間: 2013-06-20
上傳用戶:小碼農(nóng)lz
Altera FPGA芯片的封裝尺寸選擇指南
上傳時間: 2013-06-04
上傳用戶:edisonfather
對弓網(wǎng)故障的檢測在列車提速的今天顯得尤其重要,原始故障圖像數(shù)據(jù)量的巨大使實(shí)時存儲和傳輸故障圖像極其困難。JPEG作為一種低復(fù)雜度、高壓縮比的圖像壓縮標(biāo)準(zhǔn)在多媒體、網(wǎng)絡(luò)傳輸?shù)阮I(lǐng)域得到廣泛的應(yīng)用。和相同圖像質(zhì)量的其它常用文件格式(如GIF,TIFF,PCX)相比,JPEG是目前靜態(tài)圖像中壓縮比最高的。 FPGA以其設(shè)計(jì)靈活、高速的卓越特性,逐漸成為許多應(yīng)用中首先器件,尤其是與Verilog和VHDL等語言的結(jié)合,大大變革了電子系統(tǒng)的設(shè)計(jì)方法,加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 本文旨在研究并實(shí)現(xiàn)一種實(shí)時采集并對特定幀進(jìn)行壓縮傳輸?shù)姆椒āMㄟ^采用可編程邏輯器件FPGA來實(shí)現(xiàn)整個采集、顯示、壓縮和傳輸,使系統(tǒng)具有可定制、高速度等優(yōu)點(diǎn)。 本文首先介紹了開發(fā)硬件可編程邏輯門陣列FPGA及其開發(fā)語言Veridlog,并介紹了FPGA的設(shè)計(jì)方法及開發(fā)流程;接著介紹了PAL制視頻采集的相關(guān)知識及設(shè)計(jì),其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數(shù)字化ITU-R BT.601標(biāo)準(zhǔn)介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設(shè)計(jì);隨后介紹了JPEG標(biāo)準(zhǔn),并根據(jù)故障檢測的特點(diǎn),設(shè)計(jì)了針對灰度圖像壓縮的JPEG編碼器,設(shè)計(jì)中先分別對組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數(shù)的差分脈沖編碼模塊、交流系數(shù)的游程編碼模塊、哈夫曼編碼模塊及打包模塊進(jìn)行了仿真測試,然后再對整個JPEG編碼器進(jìn)行了測試;最后設(shè)計(jì)了單幀視頻的SRAM緩存,并將緩存的源圖像采用本文設(shè)計(jì)的JPEG編碼器進(jìn)行壓縮,再設(shè)計(jì)一個僅包含發(fā)送功能的UART 將壓縮后的碼流傳輸?shù)絇C機(jī),在PC機(jī)上通過將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實(shí)現(xiàn)了整個采集壓縮系統(tǒng),同時也進(jìn)一步驗(yàn)證了本文設(shè)計(jì)的灰度圖像JPEG編碼器的正確性。相信本文無論是對弓網(wǎng)故障的圖像檢測,還是對于JPEG編碼器的芯片設(shè)計(jì)都有一定的參考價(jià)值。
標(biāo)簽: FPGA JPEG 壓縮系統(tǒng)
上傳時間: 2013-04-24
上傳用戶:cuiqiang
基于ISD4004芯片的語音錄放設(shè)計(jì),內(nèi)含詳細(xì)說明,程序代碼。
上傳時間: 2013-06-29
上傳用戶:hakim
本文的設(shè)計(jì)采用FPGA來實(shí)現(xiàn)π/4DQPSK調(diào)制解調(diào)。采用π/4DQPSK的調(diào)制解調(diào)方式是基于頻帶利用率、誤比特率(即抗噪性)和實(shí)現(xiàn)復(fù)雜性等綜合因素的考慮;采用FPGA進(jìn)行實(shí)現(xiàn)是考慮到高速的數(shù)據(jù)處理以及AD和DA的高速采樣。 本課題主要包含以下幾個方面的研究: 首先對π/4DQPSK技術(shù)的應(yīng)用發(fā)展情況做簡單介紹,并對其調(diào)制解調(diào)原理進(jìn)行了詳細(xì)的闡述。在理解原理的基礎(chǔ)上,將調(diào)制解調(diào)進(jìn)行模塊化劃分,提出了實(shí)現(xiàn)的思路和方法。其中包括串并轉(zhuǎn)換,差分相位編碼,內(nèi)插,成形濾波器,正交調(diào)制,帶通濾波器及希爾伯特變換,解調(diào),位同步,載波同步,差分相位解碼。 其次在FPGA上實(shí)現(xiàn)了π/4DQPSK的大部分模塊。其中調(diào)制端的各個模塊的功能都已經(jīng)實(shí)現(xiàn),并綜合在一起,下載到開發(fā)板上進(jìn)行了在線仿真。其中成形濾波器的設(shè)計(jì)大大降低了FPGA的資源開銷,是本次設(shè)計(jì)的創(chuàng)新;解調(diào)端對載波同步和位同步提出了設(shè)計(jì)思路,具體的實(shí)現(xiàn)還需要進(jìn)一步的研究;接口電路的測試和在線仿真已經(jīng)完成。 最后提出了硬件實(shí)現(xiàn)的方案以及三種芯片的選型與設(shè)計(jì),給出了簡要的電路圖和時序圖。
標(biāo)簽: 4DQPSK FPGA 調(diào)制 解調(diào)技術(shù)
上傳時間: 2013-08-03
上傳用戶:fzy309228829
隨著網(wǎng)絡(luò)技術(shù)和通信技術(shù)的突飛猛進(jìn),人們對通信的保密性能,抗干擾能力的要求越來越高,而且對信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實(shí)現(xiàn)都離不開擴(kuò)頻通信技術(shù)的應(yīng)用,而擴(kuò)頻通信芯片作為擴(kuò)頻通信網(wǎng)絡(luò)的核心器件,自然也成了研究的重點(diǎn)。本論文旨在借鑒國內(nèi)外相關(guān)研究成果,并以家庭電力線通信環(huán)境為背景,驗(yàn)證了一種CDMA碼分多址通信的實(shí)現(xiàn)方案,并通過智能家庭系統(tǒng)展示了其應(yīng)用效果。 本課題以構(gòu)建家庭電力載波通信網(wǎng)絡(luò)為目標(biāo),首先,以兩塊Cyclone系列FPGA開發(fā)板為基礎(chǔ),分別作為發(fā)送單元和接收單元,構(gòu)建了系統(tǒng)的硬件開發(fā)平臺;以QuartusⅡ 7.2為開發(fā)環(huán)境,運(yùn)用Verilog硬件描述語言,編寫擴(kuò)頻模塊和解擴(kuò)模塊,并且進(jìn)行了測試、仿真和綜合,驗(yàn)證了通過專用芯片實(shí)現(xiàn)擴(kuò)頻通信系統(tǒng)的可行性。應(yīng)用方面,采用電力線載波通信芯片,提出了一種由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)。用戶通過WEB方式登陸嵌入式網(wǎng)關(guān),智能插線板能夠在嵌入式網(wǎng)關(guān)的控制下控制電器的電源、發(fā)送紅外遙控指令,實(shí)現(xiàn)對家電的遠(yuǎn)程遙控。使用兩塊FPGA開發(fā)板,實(shí)現(xiàn)了擴(kuò)頻通信基本收發(fā)是本設(shè)計(jì)得主要成果;將擴(kuò)頻通訊技術(shù)、嵌入式Web技術(shù)引入到智能家庭系統(tǒng)的設(shè)計(jì)當(dāng)中是本文的一個特點(diǎn)。 仿真和實(shí)驗(yàn)表明:采用電力線載波通信芯片組建家庭網(wǎng)絡(luò)的方案可行,由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)能靈活、便捷地實(shí)施家電控制,并具有一定的節(jié)能效果。
標(biāo)簽: FPGA 擴(kuò)頻通信 芯片設(shè)計(jì)
上傳時間: 2013-06-17
上傳用戶:vaidya1bond007b1
數(shù)字射頻存儲器(Digital Radio FreqlJencyr:Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力,已成為現(xiàn)代雷達(dá)系統(tǒng)的重要部件。現(xiàn)代雷達(dá)普遍采用了諸如脈沖壓縮、相位編碼等更為復(fù)雜的信號處理技術(shù),DRFM由于具有處理這些相干波形的能力,被越來越廣泛地應(yīng)用于電子對抗領(lǐng)域作為射頻頻率源。目前,國內(nèi)外對DRFM技術(shù)的研究還處于起步階段,DRFM部件在采樣率、采樣精度及存儲容量等方面,還不能滿足現(xiàn)代雷達(dá)信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理,在現(xiàn)有的研究基礎(chǔ)上提出了一種便于工程實(shí)現(xiàn)的設(shè)計(jì)方法,給出了基于現(xiàn)場可編程門陣列(Field Programmable Gate Array FPGA)實(shí)現(xiàn)的幅度量化DRFM設(shè)計(jì)方案。本方案的采樣率為1 GHz、采樣精度12位,具體實(shí)現(xiàn)是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達(dá)到1 GHz的采樣率。單通道內(nèi)采用數(shù)字正交采樣技術(shù)進(jìn)行相干檢波,用于保存信號復(fù)包絡(luò)的所有信息。利用FPGA器件實(shí)現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器,采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實(shí)現(xiàn)了DRFM電路的FPGA設(shè)計(jì)和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片,從而大大降低了系統(tǒng)的功耗,提高了系統(tǒng)工作的可靠性。本文最后對采用的數(shù)字信號處理算法進(jìn)行了仿真,仿真結(jié)果證明了設(shè)計(jì)方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲器的DRFM相比,具有更高的性能指標(biāo)和優(yōu)越性。
上傳時間: 2013-06-01
上傳用戶:lanwei
本文以“機(jī)車車輛輪對動態(tài)檢測裝置”為研究背景,以改進(jìn)提升裝置性能為目標(biāo),研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實(shí)現(xiàn)圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標(biāo)準(zhǔn)的基本系統(tǒng)。本文使用硬件描述語言Verilog,以RedLogic的RVDK開發(fā)板作為硬件平臺,在開發(fā)工具OUARTUS2 6.0和MODELSIM SE 6.1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。 數(shù)據(jù)采集部分完成的功能是將由模擬攝像機(jī)拍攝到的圖像信號進(jìn)行數(shù)字化,然后從數(shù)據(jù)流中提取有效數(shù)據(jù),加以適當(dāng)裁剪,最后將奇偶場圖像數(shù)據(jù)合并成幀,存儲到存儲器中。數(shù)字化及碼流產(chǎn)生的功能由SAA7113芯片完成,由FPGA對SAA7113芯片初始化設(shè)置、控制,并對數(shù)字化后的數(shù)據(jù)進(jìn)行操作。 圖像處理算法部分考慮到實(shí)時性與算法復(fù)雜度等因素,從裝置的圖像處理流程中有選擇性地實(shí)現(xiàn)了直方圖均衡化、中值濾波與邊緣檢測三種圖像處理算法。 壓縮編碼部分依據(jù)JPEG標(biāo)準(zhǔn)基本系統(tǒng)順序編碼模式,在FPGA上實(shí)現(xiàn)了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數(shù)DPCM(Differential Pulse Code Modulation)編碼、交流系數(shù)RLC(Run Length code)編碼、霍夫曼編碼等主要步驟,最后用實(shí)際的圖像數(shù)據(jù)塊對系統(tǒng)進(jìn)行了驗(yàn)證。
上傳時間: 2013-04-24
上傳用戶:qazwsc
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1