該文檔為機(jī)器視覺系統(tǒng)設(shè)計五大難點【詳解】簡介資料，講解的還不錯，感興趣的可以下載看看…………………………
標(biāo)簽： 機(jī)器視覺
上傳時間： 2021-10-17
上傳用戶：
該文檔為機(jī)器視覺系統(tǒng)設(shè)計五大難點內(nèi)容詳解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
標(biāo)簽： 機(jī)器視覺
上傳時間： 2021-11-19
上傳用戶：默默
按照ANSYS、Cadence、Mentor、NI Multisim、Synopsys五大公司進(jìn)行搜集整理。數(shù)十個軟件安裝包，按需收~
上傳時間： 2013-04-15
上傳用戶：eeworm
本書結(jié)合作者對設(shè)計多層電路板的經(jīng)驗和體會，由淺入深地介紹了運用Protel 99SE設(shè)計多層電路板的方法和技巧。書中從普通的雙面板設(shè)計開始，結(jié)合典型實例，逐步介紹了4層板、6層板以及層數(shù)更多的電路板的設(shè)計方法，循序漸進(jìn)，易于理解和掌握。 本書對Protel 99SE的操作要點和使用技巧有詳細(xì)的介紹，對于設(shè)計者需要注重的設(shè)計要領(lǐng)和方法也給出了比較完善的建議和總結(jié)；并通過一些具體實例，在實例操作中分析設(shè)計者的思路，結(jié)合所介紹的理論知識，幫助讀者建立正確、清晰的多層板設(shè)計理念。 本書所附光盤中收錄了書中一些典型實例所講述的電路原理圖文件(．sch)、印制電路板文件(．pcb)和實例操作的動畫演示文件(．a(chǎn)vi)等，并配有全程語音講解，讀者可以參考使用。 本書適合對Protel 99SE有一定基礎(chǔ)的設(shè)計人員閱讀，讀者可以把它作為多層板設(shè)計的指導(dǎo)用書和參考手冊，也可以作為需要運用Protel 99SE進(jìn)行多層板設(shè)計的工程技術(shù)人員和大專院校相關(guān)專業(yè)學(xué)生的參考用書。
上傳時間： 2013-07-07
上傳用戶：caixiaoxu26
近年來，隨著工農(nóng)業(yè)的迅速發(fā)展，世界能源消耗速度急劇增加。因此，新能源和節(jié)能技術(shù)的開發(fā)已經(jīng)成為世界各國科技工作者的當(dāng)務(wù)之急。而機(jī)車制動能量回收系統(tǒng)是目前國內(nèi)外節(jié)能技術(shù)方面研究的熱點之一。 超級電容作為一種新型電荷儲能元件，具有大容量、大電流快速充放電、壽命長和無污染等特性。這些獨特的優(yōu)點使其在儲能和能量回收方面有著廣闊的應(yīng)用前景。但是由于超級電容單體電壓的差異，如不對其進(jìn)行實時檢測，在使用過程中將對整個組件的性能造成極大的影響。另外對超級電容內(nèi)部特性的不了解也會對其使用造成障礙。 對超級電容電壓檢測方案的研究和對超級電容時域模型的研究，將為超級電容的電壓均衡方案和超級電容的電參數(shù)分析提供支持，從而為整個能量回收系統(tǒng)的控制策略提供理論依據(jù)。因此以上兩方面的研究將是整篇論文的核心內(nèi)容。 本文采用模塊化的設(shè)計理念，提出了一種兼顧均壓的新型電壓檢測方案。在軟件設(shè)計方面，對電壓檢測系統(tǒng)的軟件架構(gòu)進(jìn)行分析，利用LabVIEW和ZLGCAN驅(qū)動函數(shù)包設(shè)計了友好的上位機(jī)軟件監(jiān)控界面。本文利用誤差理論相關(guān)知識，對超級電容電壓檢測電路的誤差精度進(jìn)行了詳細(xì)分析。 本文對兩種超級電容時域模型進(jìn)行建模和參數(shù)推導(dǎo)，并通過試驗驗證了所建模型的正確性。
上傳時間： 2013-05-16
上傳用戶：浮塵6666
印刷電路板( PCB)是集成各種電子元器件的信息載體，在各個領(lǐng)域得到了廣泛的應(yīng)用。近年來隨著印刷電路板生產(chǎn)復(fù)雜度和產(chǎn)量的提高，傳統(tǒng)PCB缺陷檢測方式因接觸受限、高成本、低效率等因素，已經(jīng)逐漸不能滿足現(xiàn)代檢測需要，因此研究實現(xiàn)一種PCB缺陷的自動檢測系統(tǒng)具有很大的現(xiàn)實意義和實用價值。 @@ 本論文根據(jù)機(jī)器視覺檢測理論，運用數(shù)字圖像處理技術(shù)，構(gòu)建了一套PCB缺陷自動檢測系統(tǒng)方案。該系統(tǒng)主要由光照、CCD攝像機(jī)、圖像采集卡、運動控制臺及計算機(jī)圖像處理軟件組成。其中圖像處理軟件部分作為本論文的核心，著重研究了其關(guān)鍵功能模塊包括圖像預(yù)處理、閾值分割、圖像識別幾個部分算法的選擇與設(shè)計，并在MATLAB 7.0的環(huán)境下進(jìn)行仿真。 @@ 運用現(xiàn)代成熟的數(shù)字圖像處理技術(shù)，本文實現(xiàn)了PCB缺陷的軟件檢測方案。在預(yù)處理模塊中，結(jié)合PCB板的特點運用圖像預(yù)處理手段得到高質(zhì)量的PCB圖像。在閾值分割模塊中，實現(xiàn)了四種當(dāng)前成熟的閾值分割算法，以得到特征清晰、低噪聲的PCB二值圖像。在識別模塊中結(jié)合電路板的短路、斷路、毛刺、缺損、空洞五大缺陷的特征，設(shè)計相應(yīng)算法并予以實現(xiàn)，并提示缺陷信息。 @@關(guān)鍵詞：缺陷檢測；圖像預(yù)處理；圖像分割；圖像識別
上傳時間： 2013-06-23
上傳用戶：lgnf
隨著我國工業(yè)和國民經(jīng)濟(jì)的快速發(fā)展，電網(wǎng)負(fù)荷急劇增加，特別是沖擊性、非線性負(fù)荷所占比重不斷加大，使得供電電壓發(fā)生波動和閃變，嚴(yán)重影響著電網(wǎng)的電能質(zhì)量。根據(jù)國際電工委員會(IEC)電磁兼容(EMC)標(biāo)準(zhǔn)IEC61000-3-7以及國標(biāo)GB12326-2000，電壓波動和閃變己成為衡量電能質(zhì)量的重要指標(biāo)。 電壓波動和閃變作為衡量電能質(zhì)量的重要指標(biāo)，能更直接、迅速地反映出電網(wǎng)的供電質(zhì)量。然而，目前國內(nèi)還沒有很好的電壓波動與閃變測量的數(shù)字信號處理方法。為此，論文在深入研究電壓波動和閃變測量技術(shù)的基礎(chǔ)上，提出一種基于Simulink/DSP Builder的數(shù)字信號處理的FPGA設(shè)計方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，從而能夠?qū)⒏嗑杏谙到y(tǒng)算法的優(yōu)化上。該方法充分利用Matlab/Simulink系統(tǒng)建模的優(yōu)勢，同時也能夠發(fā)揮FPGA并行執(zhí)行速度快、測量精度高的優(yōu)點。 論文首先介紹了電壓波動和閃變的基木概念、特征量，闡述了電壓波動與閃變的測量原理，分析比較了現(xiàn)有測量方法和裝置的特點和優(yōu)劣。然后依據(jù)電壓波動與閃變測量的IEC標(biāo)準(zhǔn)以及國家標(biāo)準(zhǔn)，在對電壓波動與閃變測量模擬仿真的基礎(chǔ)上研究其數(shù)字化實現(xiàn)方法，即采用數(shù)字濾波的方式在Simulink/DSP Builder工具下設(shè)計電壓波動與閃變測量系統(tǒng)的數(shù)字模型。同時在ModelSim SE6.1d軟件下進(jìn)行了系統(tǒng)功能仿真，并且在Altera公司的FPGA設(shè)計軟件QuartusⅡ6.0下進(jìn)行了系統(tǒng)時序仿真。 仿真結(jié)果表明，基于Simulink/DSP Builder窗口化的數(shù)字信號處理的FPGA設(shè)計方案，設(shè)計簡單、快捷高效，能夠滿足電壓波動和閃變測量最初的系統(tǒng)設(shè)計要求，為進(jìn)一步從事電壓波動和閃變測量研究提供了一種全新的設(shè)計理念，具有一定的理論與現(xiàn)實意義。
上傳時間： 2013-07-10
上傳用戶：笨小孩
自適應(yīng)濾波器的硬件實現(xiàn)一直是自適應(yīng)信號處理領(lǐng)域研究的熱點。隨著電子技術(shù)的發(fā)展，數(shù)字系統(tǒng)功能越來越強(qiáng)大，對器件的響應(yīng)速度也提出更高的要求。 本文針對用通用DSP 芯片實現(xiàn)的自適應(yīng)濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現(xiàn)的自適應(yīng)濾波器開發(fā)效率低的缺點，提出了一種基于DSP Builder系統(tǒng)建模的設(shè)計方法。以隨機(jī)2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應(yīng)濾波器的點M文件，改變自適應(yīng)參數(shù)，進(jìn)行了一系列的仿真，對算法迭代步長、濾波器的階數(shù)與收斂速度和濾波精度進(jìn)行了研究，得出了最佳自適應(yīng)參數(shù)，即迭代步長μ=0.0057，濾波器階數(shù)m=8，為硬件實現(xiàn)提供了參考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應(yīng)濾波器的模型，結(jié)合多種EDA工具，在EPFlOKl00EQC208-1器件上設(shè)計出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應(yīng)濾波器，其速度是文獻(xiàn)[3]通過編寫底層VHDL代碼設(shè)計的8階自適應(yīng)濾波器數(shù)據(jù)處理速度7倍多，是文獻(xiàn)[50]采用DSP通用處理器TMS320C54X設(shè)計的8階自適應(yīng)濾波器處理速度25倍多，開發(fā)效率和器件性能都得到了大大地提高，這種全新的設(shè)計理念與設(shè)計方法是EDA技術(shù)的前沿與發(fā)展方向。 最后，采用異步FIFO技術(shù)，設(shè)計了高速采樣自適應(yīng)濾波系統(tǒng)，完成了對雙通道AD器件AD9238與自適應(yīng)濾波器的高速匹配控制，在QuartusⅡ上進(jìn)行了仿真，給出了系統(tǒng)硬件實現(xiàn)的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。
標(biāo)簽： FPGA 高速采樣 自適應(yīng)濾波
上傳時間： 2013-06-01
上傳用戶：ynwbosss
本文介紹了一個基于CPLD／FPGA的嵌入式IP核設(shè)計。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎(chǔ)上，探討了知識產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的理念并提出了設(shè)計實現(xiàn)方法和設(shè)計實例。課題的設(shè)計目標(biāo)為開發(fā)一個基于CPLD／FPGA的USBIP模塊，實現(xiàn)開發(fā)板與PC機(jī)之間的USB通信。設(shè)計過程首先進(jìn)行硬件設(shè)計，在FPGA開發(fā)板上開發(fā)擴(kuò)展板；其次用ISE開發(fā)軟件進(jìn)行FPGA數(shù)字化設(shè)計；在軟件開發(fā)完成后，將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上，實現(xiàn)FPGA開發(fā)板與PC機(jī)之間的通信。 該設(shè)計具有很高的實用性，它進(jìn)一步擴(kuò)大了可編程芯片的領(lǐng)地，將復(fù)雜專有芯片擠向高端和超復(fù)雜應(yīng)用；它使得IP資源復(fù)用理念得到更普遍的應(yīng)用；為基于FPGA的嵌入式系統(tǒng)設(shè)計提供了廣闊的思路。
上傳時間： 2013-07-05
上傳用戶：隱界最新
論文首先介紹了SRAM型FPGA的典型代表XC4000系列的結(jié)構(gòu)和主要特性，并對XC4000系列器件的配置模式和配置順序做了簡單介紹。根據(jù)XC4000系列器件各組成模塊的功能和特點，可以將其分為可編程邏輯功能塊(CLB)、輸入輸出功能塊(IOB)、互連資源(IR)、可配置接口模塊(CIM)和進(jìn)位邏輯(CLM)等五大部分組成。 對于這五個功能模塊，可以采用“分治法”分別考慮各個模塊的測試問題。論文隨后深入討論了各模塊的測試問題，由于RAM測試的特殊性，所以對函數(shù)發(fā)生器RAM模式的測試單獨進(jìn)行了討論。
上傳時間： 2013-06-29
上傳用戶：牛津鞋
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
