本文對16QAM基帶Modem的FPGA芯片設計進行了研究與論述.首先介紹了16QAM調制的原理和16QAM基帶Modem的FPGA芯片總體設計,以及一些FPGA設計的基本原則.接著介紹了高性能濾波器的FPGA設計方法,并采用多相結構濾波器和分布式算法(DA)設計了發送端平方根升余弦滾降濾波器.然后介紹了自適應盲均衡器的設計,該均衡器是一個復數結構的橫向濾波器,采用復用抽頭的結構來節省資源,本文對自適應均衡器的核心運算單元-采用booth編碼算法設計的高性能乘累加(MAC)運算單元進行了詳細描述.接下來介紹了載波恢復環路的FPGA設計,這是一個數字二階鎖相環,本文推導了數字二階鎖相環和模擬二階鎖相環的對應關系.DD相位檢測算法中的反正切函數tan
上傳時間： 2013-04-24
上傳用戶：dajin
FPGA器件在通信、消費類電子等領域應用越來越廣泛，隨著FPGA規模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環時鐘發生器的體系結構、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環的小信號特性和瞬態特性；并給出了電荷泵鎖相環器件參數的計算表達式。其次，研究了環形振蕩器和鎖相環的相位噪聲特性。由于噪聲性能是時鐘發生器設計中的關鍵指標，本工作對此進行了較為詳細的分析。相位噪聲和抖動是衡量時鐘信號的兩個主要指標。文中從理論上推導了一階鎖相環的噪聲特性，并建立了由噪聲分析抖動和由抖動分析噪聲的解析表達式關系，并討論了環路低噪聲設計的基本原則。在前面討論和分析的基礎上，利用Hynix0.35umCMOS工藝設計了200MHz電荷泵鎖相環時鐘發生器，并進行了仿真。設計中環形振蕩器的延遲單元采用replica偏置結構，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結構，增強電路對電源和襯底噪聲的抑制作用。通過增加限流管，改善電荷泵中的開關的非理想特性。
上傳時間： 2013-04-24
上傳用戶：變形金剛
二次雷達(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統中的關鍵部分,由于這兩個應用領域都要求很高的可靠性和穩定性,因此,二次雷達一直是國內外雷達信號處理領域的研究熱點.傳統的機載二次雷達應答器普遍采用中小規模集成電路和分立元件設計,其穩定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應答.針對這些缺陷,本論文提出一種全新的應答數字信號處理器硬件結構,即FPGA+DSP的混合結構.這種硬件體系結構的特點是可靠性高,集成度高,通用性強,適于模塊化設計,處理速度快,能實時處理多個應答信號,以及進行置信度分析和生成報表.此項目中,本文作者主要負責FPGA部分硬件設計.FPGA主要完成雙通道數據采集、產生視頻信號和旁瓣抑制信號、計算當前飛機相對本地接收天線的方位和距離、與DSP實時交換數據、上傳報表等功能.論文詳細分析了接收機信號處理算法在FPGA中的硬件實現方案,在提高系統可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關鍵模塊的HDL實現及其時序仿真結果.
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
該論文介紹二次雷達的基本概念、發展歷史、工作流程和運作機理以及單脈沖二次雷達的系統原理,并且對傳統的單脈沖二次雷達應答信號處理器的硬件結構進行改進,提出一種全新的應答處理器硬件結構,即FPGA+DSP的混合結構.這種硬件結構的特點是結構靈活,有較強的通用性.該論文圍繞FPGA+DSP這種數字信號處理的硬件結構,闡述了它在單脈沖二次雷達應答數字信號處理器中的應用,使用VHDL語言設計FPGA程序,并且給出主要模塊的仿真結果.FPGA主要完成距離計數、方位計數、脈沖分解、產生應答數據送給DSP、與PC104交換報表等功能.長時間的成功試驗表明,基于FPGA和DSP技術的二次雷達應答信號處理器在3毫秒內可以同時處理四個重疊應答,計算所接收的每一個脈沖的到達方向,得到真實脈沖并且給出脈沖置信度.系統達到了預期的目的.該課題的另外一個重要意義是對傳統的二次監視雷達應答信號處理器進行了改進,使單脈沖二次雷達系統的應答處理能力在可靠性、穩定性和系統精度三個方面有質的飛躍.
上傳時間： 2013-04-24
上傳用戶：gokk
隨著現代雷達技術的不斷發展,電子偵察設備面臨電磁環境日益復雜多變,發展寬帶化、數字化、多功能、軟件化的電子偵察設備已是一項重要的任務.然而,目前的寬帶A/D與后續DSP之間的工作速率總有一到兩個數量級的差別,二者之間的瓶頸成為電子偵察系統數字化的最大障礙.通信領域軟件無線電的成功應用為電子偵察系統的發展提供了一種理想模式.另一方面,微電子技術的快速發展,以及FPGA的廣泛應用,在很大程度上影響了數字電路的設計與開發.這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數字下變頻結構,并從軟件無線電原理出發,從理論推導和計算機仿真兩方面對該結構進行了驗證,并進一步給出該結構改進方案以及改進的多相濾波數字下變頻結構的硬件實現方法.本文將多相濾波下變頻的并行結構應用到數字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實現,不僅在一定程度上解決了二者之間的瓶頸問題,同時也大大提高了實時處理速度.經過多相濾波下變頻處理后的數據,在速率和數據量上都有大幅減少,達到了現有通用DSP器件處理能力的要求.另外,本人還用FPGA設計了實驗電路,利用微機串口,與實驗目標板進行控制和數據交換.利用FPGA的在線編程特性,可以方便靈活的對各種實現方法加以驗證和比較.
上傳時間： 2013-04-24
上傳用戶：moerwang
隨著通信技術和計算機技術的發展，多媒體的應用與服務越來越廣泛，視頻壓縮編碼技術也隨之成為非常重要的研究領域。運動估計是視頻壓縮編碼中的一項關鍵技術。由于視頻編碼系統的復雜性主要取決于運動估計算法，因此如何找到一種可靠、快速、性能優良的運動估計算法一直是視頻壓縮編碼的研究熱點。運動估計在視頻編碼器中承擔的運算量最大、控制最為復雜，由于對視頻編碼的實時性要求，因此運動估計模塊一般都采用硬件來設計。 本文的目的是在FPGA芯片上設計實現一種更優的易于硬件實現的塊匹配運動估計算法——二步搜索算法。全文首先討論了塊匹配運動估計理論及其主要技術指標，介紹了運動估計技術在MPEG-4中的應用，然后在對典型的運動估計算法進行分析比較的基礎上討論了一種性能和硬件實現難易度綜合指數較高的二步搜索算法。本文對已有的用于全搜索算法實現的VLSI結構進行了改進，設計了符合二步搜索算法要求的FPGA實現結構，并在對其理論分析之后，對實現該算法的運動估計模塊進行了功能模塊的劃分，并運用VerilogHDL硬件描述語言、ISE及Modelsim開發工具在Spartan-IIEXC2S300eFPGA芯片上完成了對各功能模塊的設計、實現與時序仿真。最后，對整個運動估計模塊進行了仿真測試，給出了其在FPGA上搭建實現后的時序仿真波形圖與占用硬件資源情況，通過對時序仿真結果可知本文設計的各功能模塊工作正常，并且能夠協同工作，整個運動估計模塊能夠正確的實現二步搜索運動估計算法，并輸出正確的運動估計結果；通過對占用硬件資源及時鐘頻率情況的分析驗證了本文設計的二步搜索運動估計算法的FPGA實現結構具備先進性和實時可實現性。
上傳時間： 2013-05-27
上傳用戶：wpt
隨著圖像處理和模式識別技術的進步，基于生物特征的識別技術成為蓬勃發展的高技術之一，根據IBG(InternationalBiometricGroup)組織對生物特征市場的統計和預測，該領域的收入的年增長率30-50％，到2008年，全球總收入將達到46.39億美元。而基于指紋特征的識別技術由于其獨特的可靠性，穩定性，方便快捷的特點，恰好符合了市場的需求。目前指紋識別技術是生物識別領域中應用最廣泛的識別技術，也是研究與應用的一個熱點。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內部，與用戶自定義邏輯結合構成一個基于FPGA的片上系統。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統對速度的要求。 本文對指紋識別技術中各個環節的算法進行了較為深入的研究，結合NiosⅡ嵌入式處理器的特點，對算法進行了合理的選擇與優化，形成了一套完整的指紋識別算法，并提出了一種基于FPGA的指紋識別系統硬件設計方案。 論文的內容主要包括以下幾個方面： 1、對指紋圖像預處理、后處理和匹配算法進行了改進，提高了算法的性能；設計了一種適用于快速匹配的指紋特征數據結構；提出了一套基于特征點匹配的指紋識別算法。實驗結果表明該算法速度快、誤識率較低、可靠性較高，可以滿足實用的要求。 2、本著增加系統集成度、減小系統體積、提高便攜性、降低功耗和成本，同時提升系統的性能的原則，使用Altera公司提供的外圍設備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統，然后以內嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件，設計了一個便攜式指紋識別系統，提出了一套基于FPGA的硬件設計方案。 3、利用NiosⅡ開發板對硬件設計方案進行了初步的驗證，實現了指紋采集芯片FPS200與FPGA的接口，并進行了算法的移植。 實驗結果表明本文所提出的系統設計方案是可行的。基于FPGA的自動指紋識別系統在速度、功耗、體積、擴展性方面有著獨特的優勢，具有廣闊的發展空間。最后提出了對這一設計繼續改進的思路和下一步研究的內容。
上傳時間： 2013-07-28
上傳用戶：hxy200501
隨著通信網的發展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統以其通信容量大、傳輸性能好、接口標準、組網靈活方便、管理功能強大等優點獲得越來越廣泛的應用.但是在某些對傳輸容量需求不大的場合,SDH的巨大潛力和優越性無法發揮出來,反而還會造成帶寬浪費.相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對客戶不同需要設計不同的方案,在某些特定的接入場合具有一定的優勢.本課題根據現實的需要,提出并設計了一種基于PDH技術的多業務單片FPGA傳輸系統.系統可以同時提供12路E1的透明傳輸和一個線速為100M以太網通道,主要由一塊FPGA芯片實現大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優勢.本文首先介紹數字通信以及數字復接原理和以太網的相關知識,然后詳細闡述了本系統的方案設計,對所使用的芯片和控制芯片FPGA做了必要的介紹,最后具體介紹了系統硬件和FPGA編碼設計,以及后期的軟硬件調試.歸納起來,本文主要具體工作如下:1.實現4路E1信號到1路二次群信號的復分接,主要包括全數字鎖相環、HDB3-NRZ編解碼、正碼速調整、幀頭檢測和復分接等.2.將以太網MII接口來的25M的MII信號通過碼速變換到25.344M,進行映射.3.將三路二次群信號和變換過的以太網MII信號進行5b6b編解碼,以利于在光纖上傳輸.4.高速時提取時鐘采用XILINX的CDR方案.并對接收到的信號經過5b6b解碼后,分接出各路信號.
上傳時間： 2013-07-23
上傳用戶：lansedeyuntkn
小波變換是一種新興的理論，是數學發展史上的重要成果。它無論對數學還是對工程應用都產生了深遠的影響。最新的靜態圖像壓縮標準JPEG2000就以離散小波變換(DWT)作為核心變換算法。 本文首先較為詳細地分析了小波變換的理論基礎，對多分辨率分析、Mallat算法和提升算法做了介紹。然后分析了JPEG2000所采用的小波濾波器，并引入了一個新的LS97小波。該小波系數簡單、易于硬件實現，并且與CDF97小波有很好的兼容性，可作為CDF97小波的替代者。使用Matlab對CDF97小波和LS97小波的兼容性做仿真測試，結果表明這兩個小波具有幾乎相同的性能。在確定所用的小波后，本文設計了二維離散小波變換的硬件結構。設計過程中對標準二維小波變換做了優化，即將行變換和列變換的歸一化步驟合并計算，這樣可以減少兩次乘法操作。另外還使用移位加代替乘法，提取移位加中的公共算子等方式來優化設計。對于邊界數據的處理，本文采用了嵌入式對稱延拓技術，不需要額外的緩存，節約了硬件資源。為提高硬件利用率，本文將LeGall53小波變換和LS97小波變換統一起來，只要一個控制信號就可實現兩者之間的轉換。本文所提出的結構采用基于行的變換方式，只需要六行中間數據即可完成全部行數據的小波變換。采用流水線技術提高了整個設計的運行速度。最后也給出了二維離散小波反變換的實現結構。 在完成硬件結構設計的基礎上，使用Verilog硬件描述語言對整個設計進行了完全可綜合的RTL級描述，采用同步設計，提高了可靠性。在Xilinx公司的FPGA開發軟件ISE6.3i中對正反小波變換做了仿真和實現，結果表明，本設計能高速高精度地完成正反可逆和不可逆小波變換，可以滿足各種實時性要求。
上傳時間： 2013-07-25
上傳用戶：sn2080395
全橋的好書啊，據說是現在移相全橋類書籍的鼻祖啊
標簽： 移相全橋
上傳時間： 2013-07-03
上傳用戶：zhch602
