實(shí)現(xiàn)485串口通信的一個小例子！能讀取我們公司的二次壓降檢測儀的數(shù)據(jù)。
上傳時間： 2014-12-22
上傳用戶：firstbyte
為了讓彩顯在不同行頻掃描時，畫面清晰穩(wěn)定，通常采用二次電源方法為行輸出級供電，即將主電源產(chǎn)生的電壓變換為隨行頻升高而升高的可變電壓，以滿足多頻掃描的需要。另外，在一些性能較高的彩顯中還采用了高壓獨(dú)立供電的方式，將行頻變化對畫面的影響降至最低。
上傳時間： 2013-11-21
上傳用戶：gut1234567
怎樣看電氣二次回路圖
上傳時間： 2013-06-05
上傳用戶：eeworm
最新低壓開關(guān)柜二次線路設(shè)計安裝準(zhǔn)實(shí)務(wù)全書
標(biāo)簽： 低壓開關(guān)柜 線路 設(shè)計安裝
上傳時間： 2013-06-04
上傳用戶：eeworm
怎樣看電氣二次回路圖
上傳時間： 2013-04-15
上傳用戶：eeworm
專輯類-機(jī)床電器-自控相關(guān)專輯-56冊-498M 怎樣看電氣二次回路圖-235頁-15.4M.pdf
上傳時間： 2013-06-25
上傳用戶：sevenbestfei
專輯類-機(jī)床電器-自控相關(guān)專輯-56冊-498M 最新低壓開關(guān)柜二次線路設(shè)計安裝準(zhǔn)實(shí)務(wù)全書-1410頁-21.4M.pdf
標(biāo)簽： 1410 21.4 低壓開關(guān)柜
上傳時間： 2013-07-18
上傳用戶：水瓶kmoon5
二次雷達(dá)(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統(tǒng)中的關(guān)鍵部分,由于這兩個應(yīng)用領(lǐng)域都要求很高的可靠性和穩(wěn)定性,因此,二次雷達(dá)一直是國內(nèi)外雷達(dá)信號處理領(lǐng)域的研究熱點(diǎn).傳統(tǒng)的機(jī)載二次雷達(dá)應(yīng)答器普遍采用中小規(guī)模集成電路和分立元件設(shè)計,其穩(wěn)定性和可靠性差,實(shí)時處理能力也很有限,無法完成高密度、大容量的應(yīng)答.針對這些缺陷,本論文提出一種全新的應(yīng)答數(shù)字信號處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件體系結(jié)構(gòu)的特點(diǎn)是可靠性高,集成度高,通用性強(qiáng),適于模塊化設(shè)計,處理速度快,能實(shí)時處理多個應(yīng)答信號,以及進(jìn)行置信度分析和生成報表.此項(xiàng)目中,本文作者主要負(fù)責(zé)FPGA部分硬件設(shè)計.FPGA主要完成雙通道數(shù)據(jù)采集、產(chǎn)生視頻信號和旁瓣抑制信號、計算當(dāng)前飛機(jī)相對本地接收天線的方位和距離、與DSP實(shí)時交換數(shù)據(jù)、上傳報表等功能.論文詳細(xì)分析了接收機(jī)信號處理算法在FPGA中的硬件實(shí)現(xiàn)方案,在提高系統(tǒng)可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關(guān)鍵模塊的HDL實(shí)現(xiàn)及其時序仿真結(jié)果.
標(biāo)簽： FPGA 機(jī)載 二次雷達(dá) 硬件系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
該論文介紹二次雷達(dá)的基本概念、發(fā)展歷史、工作流程和運(yùn)作機(jī)理以及單脈沖二次雷達(dá)的系統(tǒng)原理,并且對傳統(tǒng)的單脈沖二次雷達(dá)應(yīng)答信號處理器的硬件結(jié)構(gòu)進(jìn)行改進(jìn),提出一種全新的應(yīng)答處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件結(jié)構(gòu)的特點(diǎn)是結(jié)構(gòu)靈活,有較強(qiáng)的通用性.該論文圍繞FPGA+DSP這種數(shù)字信號處理的硬件結(jié)構(gòu),闡述了它在單脈沖二次雷達(dá)應(yīng)答數(shù)字信號處理器中的應(yīng)用,使用VHDL語言設(shè)計FPGA程序,并且給出主要模塊的仿真結(jié)果.FPGA主要完成距離計數(shù)、方位計數(shù)、脈沖分解、產(chǎn)生應(yīng)答數(shù)據(jù)送給DSP、與PC104交換報表等功能.長時間的成功試驗(yàn)表明,基于FPGA和DSP技術(shù)的二次雷達(dá)應(yīng)答信號處理器在3毫秒內(nèi)可以同時處理四個重疊應(yīng)答,計算所接收的每一個脈沖的到達(dá)方向,得到真實(shí)脈沖并且給出脈沖置信度.系統(tǒng)達(dá)到了預(yù)期的目的.該課題的另外一個重要意義是對傳統(tǒng)的二次監(jiān)視雷達(dá)應(yīng)答信號處理器進(jìn)行了改進(jìn),使單脈沖二次雷達(dá)系統(tǒng)的應(yīng)答處理能力在可靠性、穩(wěn)定性和系統(tǒng)精度三個方面有質(zhì)的飛躍.
標(biāo)簽： FPGA DSP 二次雷達(dá) 處理器
上傳時間： 2013-04-24
上傳用戶：gokk
skill語言在Cadence平臺二次開發(fā)中大量使用，在IC設(shè)計中也有應(yīng)用。\r\n本文關(guān)鍵詞：SKILL Cadence SKILL開發(fā)程序源碼大集合，共有84個功能實(shí)現(xiàn)
標(biāo)簽： Cadence skill 語言 二次開發(fā)
上傳時間： 2013-09-09
上傳用戶：qingzhuhu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
