Arria V系列 FPGA芯片基本描述 ?。?）28nm FPGA，在成本、功耗和性能上達到均衡； ?。?）包括低功耗6G和10G串行收發(fā)器； ?。?）總功耗比6G Arria II FPGA低40%； ?。?）豐富的硬核IP模塊，提高了集成度 ?。?）目前市場上支持10.3125Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。
上傳時間： 2013-10-21
上傳用戶：lht618
MagicSOPC主板原理圖
上傳時間： 2014-06-26
上傳用戶：Alick
全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個子系列芯片的介紹表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介紹表 (1) Artix-7 FPGA系列——業(yè)界最低功耗和最低成本 通過表1我們不難得出以下結(jié)論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級中，功耗和性能平衡得非常好。
上傳時間： 2013-12-20
上傳用戶：dongbaobao
賽靈思FPGA芯片論文，值得一看。
上傳時間： 2015-01-02
上傳用戶：ljt101007
隨著科學(xué)技術(shù)的不斷發(fā)展，人們的生活水平的不斷提高，通信技術(shù)的不斷擴延，計算機已經(jīng)涉及到各個不同的行業(yè)，成為人們生活、工作、學(xué)習、娛樂不可缺少的工具。而計算機主板作為計算機中非常重要的核心部件，其品質(zhì)的好壞直接影響計算機整體品質(zhì)的高低。因此在生產(chǎn)主板的過程中每一步都是要嚴格把關(guān)的，不能有絲毫的懈怠，這樣才能使其品質(zhì)得到保證。 基于此，本文主要介紹電腦主板的SMT生產(chǎn)工藝流程和F/T(Function Test)功能測試步驟（F/T測試步驟以惠普H310機種為例）。讓大家了解一下完整的計算機主板是如何制成的，都要經(jīng)過哪些工序以及如何檢測產(chǎn)品質(zhì)量的。 本文首先簡單介紹了PCB板的發(fā)展歷史，分類，功能及發(fā)展趨勢，SMT及SMT產(chǎn)品制造系統(tǒng)，然后重點介紹了SMT生產(chǎn)工藝流程和F/T測試步驟。
標簽： 電腦主板 生產(chǎn)工藝 流程
上傳時間： 2013-11-02
上傳用戶：c12228
如何分辨主板pcb板層數(shù).doc
上傳時間： 2014-01-17
上傳用戶：wangzhen1990
主板BGA芯片焊接拆裝工藝視頻
上傳時間： 2013-11-14
上傳用戶：tfyt
在點對多點主從通信系統(tǒng)中,需要合適的接口形式和通信協(xié)議實現(xiàn)主站與各從站的信息交換。RS -485 接口是適合這種需求的一種標準接口形式。當選擇主從多點同步通信方式時,工作過程與幀格式符合HDLC/SDLC協(xié)議。介紹了采用VHDL 語言在FPGA 上實現(xiàn)的以HDLC/ SDLC 協(xié)議控制為基礎(chǔ)的RS - 485 通信接口芯片。實驗表明,這種接口芯片操作簡單、體積小、功耗低、可靠性高,極具實用價值。
上傳時間： 2014-01-02
上傳用戶：z240529971
針對傳統(tǒng)集成電路（ASIC）功能固定、升級困難等缺點，利用FPGA實現(xiàn)了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調(diào)的原理和實現(xiàn)方法，推導(dǎo)出一種簡便的引入?仔/4固定相移的實現(xiàn)方法。采用模塊化的設(shè)計方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發(fā)板上成功實現(xiàn)了整個系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上傳時間： 2013-11-19
上傳用戶：neu_liyan
信號完整性問題是高速PCB 設(shè)計者必需面對的問題。阻抗匹配、合理端接、正確拓撲結(jié)構(gòu)解決信號完整性問題的關(guān)鍵。傳輸線上信號的傳輸速度是有限的，信號線的布線長度產(chǎn)生的信號傳輸延時會對信號的時序關(guān)系產(chǎn)生影響，所以PCB 上的高速信號的長度以及延時要仔細計算和分析。運用信號完整性分析工具進行布線前后的仿真對于保證信號完整性和縮短設(shè)計周期是非常必要的。在PCB 板子已焊接加工完畢后才發(fā)現(xiàn)信號質(zhì)量問題和時序問題，是經(jīng)費和產(chǎn)品研制時間的浪費。1.1 板上高速信號分析我們設(shè)計的是基于PowerPC 的主板，主要由處理器MPC755、北橋MPC107、北橋PowerSpanII、VME 橋CA91C142B 等一些電路組成，上面的高速信號如圖2-1 所示。板上高速信號主要包括：時鐘信號、60X 總線信號、L2 Cache 接口信號、Memory 接口信號、PCI 總線0 信號、PCI 總線1 信號、VME 總線信號。這些信號的布線需要特別注意。由于高速信號較多，布線前后對信號進行了仿真分析，仿真工具采用Mentor 公司的Hyperlynx7.1 仿真軟件，它可以進行布線前仿真和布線后仿真。
標簽： HyperLynx 仿真軟件 主板設(shè)計 中的應(yīng)用
上傳時間： 2013-11-17
上傳用戶：sqq
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
