MAX7219驅動LED特好使.MAX7219是微處理器和共陰極七段— — 八位LED顯示、圖條／柱圖顯示或64點陣顯示接口的小型串行輸入／輸出芯片。片內包括BCD譯碼器、多路掃描控制器、．字和位驅動器和8X 8靜態RAM。外部只需要一個電阻設置所有LED 顯示器字段電流。MAX7219和微處理器只需三根導線連接，每位顯示數字有一個地址由微處理器寫入。允許使用者選擇每位是BCD 譯碼或不譯碼。使用者還可選擇停機模式、數字亮度控制、從1～8選擇掃描位數和對所有LED顯示器的測試模式。
上傳時間： 2014-01-13
上傳用戶：zhuoying119
AD9852 串行控制子程序，含多種模式函數。
上傳時間： 2013-11-29
上傳用戶：大融融rr
MIL-STD一1553B是一種集中控制式、時分指令/響應型多路串行數據總線標 準，具有高可靠性和靈活性，已經成為現代航空機載系統設備互聯的最有效的解 決方案，廣泛的應用于飛機、艦船、坦克等武器平臺上，并且越來越多的應用到 民用領域。完成1553B總線數據傳輸功能的關鍵部件是總線接口芯片11][41。 在對M幾STD一1553B數據總線協議進行研究后，參考國外一些芯片的功能結 構，結合EDA技術，本論文提出了基于FPGA的1553B總線接口芯片的設計方案。 在介紹了總線控制器BC、遠程終端RT的結構和功能后，給出了基于FPGA的BC、 RT的具體模塊設計，通過工作方式選擇可以配置接口工作在哪種終端模式。每個 終端的設計都給出了詳細的邏輯結構、設計流程和功能仿真結果分析，最后通過 EDA工具的優化及綜合后，在XIL刀呵X巧rtex一4上得以實現。 通過在標準1553B接口板和本設計實驗板對接搭建的測試環境中進行各項功 能測試，表明此設計可以在BC胭汀兩種模式下工作，能處理多種消息格式并且具 有較強的檢錯能力，能應付總線上傳輸的各種消息格式，驗證的結果表明本文提 出的設計方案是合理的。
上傳時間： 2014-01-04
上傳用戶：www240697738
使用單片機控制兩片串行A/D芯片TLC5615輸出字模電壓值，分別接入模擬示波器的X、Y通道，示波器在雙蹤模式下就可以顯示單片機輸出的字符
上傳時間： 2013-12-24
上傳用戶：古谷仁美
AVR單片機SPI的串行ADC接口的設計 SPI（SerialPeripheralInterface---串行外設接口）總線系統是一種同步串行外設接口，允許MCU與各種外圍設備以串行方式進行通信、數據交換，廣泛應用于各種工業控制領域。 MAX187用采樣／保持電路和逐位比較寄存器將輸入的模擬信號轉換為12位的數字信號，其采樣／保持電路不需要外接電容。MAX187有2種操作模式：正常模式和休眠模式，將置為低電平進入休眠模式，這時的電流消耗降到10μA以下。置為高電平或懸空進入正常操作模式。
標簽： SerialPeripheralInterface SPI AVR ADC
上傳時間： 2017-04-04
上傳用戶：zsjzc
實現TI28335串行通信SCI，使用FIFO模式，字節數可設定
上傳時間： 2014-01-11
上傳用戶：qq21508895
SSI對從外設器件接收到的數據執行串行到并行轉換。CPU可以訪問SSI數據寄存器來發送和獲得數據。發送和接收路徑利用內部FIFO存儲單元進行緩沖，以允許最多8個16位的值在發送和接收模式中獨立地存儲。 使用 ssi 控制1位數碼管的顯示
上傳時間： 2014-01-24
上傳用戶：pinksun9
基于USB的串行通信軟硬件設計
上傳時間： 2013-08-04
上傳用戶：eeworm
專輯類-數字處理及顯示技術專輯-106冊-9138M 基于USB的串行通信軟硬件設計-41頁-0.8M.pdf
上傳時間： 2013-07-19
上傳用戶：yatouzi118
現代社會信息量爆炸式增長，由于網絡、多媒體等新技術的發展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢，正迅速取代傳統的并行技術，成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數據的互相傳送，接收和發送的數據相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計，經過回環之后接收到的數據與發送的數據相同，證明了Rocket I/O高速串行接口設計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
