說(shuō)明：Microchip Technology Inc.采用存儲(chǔ)容量為1 Kb至1Mb的低電壓串行電可擦除PROM（Electrically Erasable PROM，EEPROM），支持兼容串行外設(shè)接口（Serial Peripheral Interface，SPI）的串行總線架構(gòu)，該系列器件支持字節(jié)級(jí)和頁(yè)級(jí)功能，存儲(chǔ)容量為512 Kb和1Mb的器件還通常與基于閃存的產(chǎn)品結(jié)合使用，具有扇區(qū)和芯片擦除功能。所需的總線信號(hào)為時(shí)鐘輸入（SCK）線、獨(dú)立的數(shù)據(jù)輸入（S1）線和數(shù)據(jù)輸出（SO）線。通過(guò)片選（CS）輸入信號(hào)控制對(duì)器件的訪問(wèn)。可通過(guò)保持引腳（HOLD）暫停與器件的通信。器件被暫停后，除片選信號(hào)外的所有輸入信號(hào)的變化都將被忽略，允許主機(jī)響應(yīng)優(yōu)先級(jí)更高的中斷。整個(gè)SPI兼容系列器件都具有標(biāo)準(zhǔn)的8引腳PDIP和SOIC封裝，以及更高級(jí)的封裝，如8引腳TSSOP，MSOP.2x3DFN，5x6 DFN和6引腳SOT-23封裝形式。所有封裝均為符合RoHS標(biāo)準(zhǔn)的無(wú)鉛（霧錫）封裝。引腳圖（未按比例繪制）
上傳時(shí)間： 2022-06-20
上傳用戶：fliang
文檔為單片機(jī)C語(yǔ)言編程與實(shí)踐--串行總線接口技術(shù)與C51編程講解文檔，是一份不錯(cuò)的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，
標(biāo)簽： 單片機(jī)
上傳時(shí)間： 2022-07-02
上傳用戶：
ATMEL公司生產(chǎn)的串行Flash AT45系列存儲(chǔ)器的容量已達(dá)到了16Mb,常用于數(shù)據(jù)存儲(chǔ)系統(tǒng).文中以AT45D041為例,詳細(xì)介紹了該系列Flash存儲(chǔ)器的命令集以及串行SPI接口的應(yīng)用方法,并給
標(biāo)簽： Flash SPI 串行 中的應(yīng)用
上傳時(shí)間： 2013-05-28
上傳用戶：neibuzhuzu
TI公司的TMS320LF2407型DSP微控制器內(nèi)嵌的異步串行口（SCI）支持CPU與其它使用標(biāo)準(zhǔn)格式的異步外設(shè)之間的數(shù)字通訊，通過(guò)RS-232接口可以方便地進(jìn)行DSP之間或與PC機(jī)之間的異步通信。而串行外設(shè)接口（SPI）是一個(gè)高速同步串行輸入/輸出（I/O）端口，常用于DSP控制器和外部器件或其它控制器間的通訊。本設(shè)計(jì)正是通過(guò)TMS320LF2407所帶有的SCI模塊進(jìn)行兩臺(tái)DSP的數(shù)據(jù)傳輸通信。同時(shí)還利用了DSP2407的SPI模塊和I/O口作了顯示以及鍵盤擴(kuò)展電路，以便能實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)的收發(fā)。此實(shí)例電路結(jié)構(gòu)簡(jiǎn)單易懂，非常適合剛接觸DSP的初學(xué)者使用，具有很好的參考價(jià)值。
上傳時(shí)間： 2013-07-01
上傳用戶：huyanju
本文介紹使用VB6.0開(kāi)發(fā)工具實(shí)現(xiàn)PC機(jī)與單片機(jī)的串行通訊的基本原理和方法。并結(jié)合具體實(shí)例給出使用RS-232接口進(jìn)行串行通信的基本程序。隨著計(jì)算機(jī)技術(shù)尤其是單片微型機(jī)技術(shù)的發(fā)展，人們已越來(lái)越
標(biāo)簽： PC機(jī)與單片機(jī) 串行通訊
上傳時(shí)間： 2013-04-24
上傳用戶：1222
近年來(lái)，隨著控制系統(tǒng)規(guī)模的擴(kuò)大和總線技術(shù)的發(fā)展，對(duì)數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實(shí)現(xiàn)從單串口通信到多路串口通信的技術(shù)改進(jìn)。同時(shí)，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過(guò)網(wǎng)絡(luò)進(jìn)行傳輸，因而有必要尋求一種解決方案，以實(shí)現(xiàn)技術(shù)上的革新。 本文分別對(duì)串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進(jìn)行研究和分析，在此基礎(chǔ)上，設(shè)計(jì)一個(gè)嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來(lái)實(shí)現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動(dòng)態(tài)，通過(guò)比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點(diǎn)，設(shè)計(jì)出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實(shí)時(shí)性高的特點(diǎn)，對(duì)串行通訊幀同步的方法進(jìn)行了詳細(xì)的研究。然后，根據(jù)課題的實(shí)際需求，對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)和功能模塊劃分，并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計(jì)。在軟件設(shè)計(jì)上，對(duì)系統(tǒng)的啟動(dòng)代碼、串行通信協(xié)議、串口驅(qū)動(dòng)以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M(jìn)行了詳細(xì)的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機(jī)F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測(cè)試與分析，達(dá)到了設(shè)計(jì)要求。
上傳時(shí)間： 2013-07-31
上傳用戶：aeiouetla
ADS7824是美國(guó)BB公司生產(chǎn)的12位開(kāi)關(guān)電容式逐次逼近型模/數(shù)轉(zhuǎn)換芯片.它具有與CPU的并行/串行接口,功耗低,片上資源豐富,接口靈活等特點(diǎn).文中詳細(xì)介紹了ADS7824的工作原理、引腳定義、工作
上傳時(shí)間： 2013-07-08
上傳用戶：yy307115118
介紹了三菱FX2N 系列PLC 在串行通訊技術(shù)中使用無(wú)協(xié)議數(shù)據(jù)傳輸?shù)闹噶罡袷剑约皢纹瑱C(jī)與其通訊的軟硬件實(shí)現(xiàn)方法。關(guān)鍵詞：PLC RS485 接口 無(wú)協(xié)議數(shù)據(jù)傳輸 打碼機(jī)控制器
標(biāo)簽： PLC 單片機(jī) 三菱 協(xié)議
上傳時(shí)間： 2013-05-20
上傳用戶：浮塵6666
這篇應(yīng)用指南的目標(biāo)讀者是數(shù)字 系統(tǒng)設(shè)計(jì)師，他們?cè)谘邪l(fā)過(guò)程中會(huì)用 到模擬和數(shù)字元器件，包括采用串行 總線的微控制器和DSP系統(tǒng)。本文討 論調(diào)試串行總線設(shè)計(jì)所面臨的挑戰(zhàn)和 新的解決方案，這些串行總線包括控 制器局域網(wǎng) (CAN)、集成電路間總線 (I2C)、串行外設(shè)接口 (SPI) 或通用串行 總線 (USB)。
標(biāo)簽： 混合信號(hào)示波器 串行 總線系統(tǒng) 應(yīng)用指南
上傳時(shí)間： 2013-06-15
上傳用戶：user08x
本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART，并采用CRC校驗(yàn)。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來(lái)實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來(lái)實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時(shí)，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實(shí)際需求分配資源。 2、利用VerilogHDL語(yǔ)言非常容易掌握，功能比VHDL更強(qiáng)大的特點(diǎn)，可以在設(shè)計(jì)時(shí)不斷修改程序，來(lái)適用不同規(guī)模的應(yīng)用，而且采用Verilog輸入法與工藝性無(wú)關(guān)，利用系統(tǒng)設(shè)計(jì)時(shí)對(duì)芯片的要求，施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路。 3、利用ModelSim仿真工具對(duì)程序進(jìn)行功能仿真和時(shí)序仿真，以驗(yàn)證設(shè)計(jì)是否能獲得所期望的功能，確定設(shè)計(jì)程序配置到邏輯芯片之后是否可以運(yùn)行，以及程序在目標(biāo)器件中的時(shí)序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗(yàn)CRC(CyclicRedundancyCheck)，該編碼簡(jiǎn)單，誤判概率低，為了減少硬件成本，降低硬件設(shè)計(jì)的復(fù)雜度，本設(shè)計(jì)通過(guò)CRC算法軟件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果表明，基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門陣列FPGA集成度高，結(jié)構(gòu)靈活，設(shè)計(jì)方法多樣，開(kāi)發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實(shí)現(xiàn)了串行數(shù)據(jù)的通信功能，并對(duì)數(shù)據(jù)作了一定的處理，本設(shè)計(jì)中為CRC校驗(yàn)。另外，可以利用FPGA的在線可編程特性，對(duì)本設(shè)計(jì)電路進(jìn)行功能擴(kuò)展，以滿足更高的要求。
標(biāo)簽： FPGA CRC 串行 通信實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：Altman
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
