用匯編寫的串并轉換程序，在masm 下調試
標簽： 匯編 串并轉換 程序
上傳時間： 2015-05-01
上傳用戶：klin3139
用VHDL編寫的并串轉換和串并轉換實例，希望對您有所幫助，其中輸入數據是時鐘的16倍
標簽： VHDL 編寫 串并轉換 轉換
上傳時間： 2015-06-08
上傳用戶：1079836864
完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路
標簽： convolution transection circular encoder
上傳時間： 2014-01-20
上傳用戶：waizhang
通過多通道串-并轉換器將多個同步串行數據流轉換為并行數據
標簽： 多通道 同步串行 轉換器 數據流
上傳時間： 2013-12-25
上傳用戶：z754970244
一個可綜合的串并轉換接口verilog源代碼
標簽： verilog 串并轉換 接口 源代碼
上傳時間： 2014-01-07
上傳用戶：txfyddz
Verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。
標簽： Verilog Modsim iout HDL
上傳時間： 2014-01-15
上傳用戶：lanwei
linux驅動開發中文版,包括中斷,DMA,PCI,USB,串并口,顯示等
標簽： linux DMA PCI USB
上傳時間： 2014-01-05
上傳用戶：zukfu
ALTERA PWM電路 這是一個ALTERA的PWM電路，可以整合到NIOSII IDE中，來完成一個PWM的系統。
標簽： ALTERA PWM
上傳時間： 2013-12-08
上傳用戶：zxc23456789
本文分別以GPI0口直接連接、串并轉換連接、CPLD分部連接三種方法闡述了無外部總線的Philips ARM微控制器LPC2l0X與點陣圖形液晶顯示器的接口設計,并給出了硬件電路框圖和主要程序。
標簽： Philips LPC2l0X GPI0 CPLD
上傳時間： 2014-01-22
上傳用戶：爺的氣質
用Verilog實現QPSK中的差分,擾碼,串并,解差分,解擾碼,解串并,用MUXPLUS2進行仿真
標簽： MUXPLUS2 Verilog QPSK 差分
上傳時間： 2013-12-14
上傳用戶：nairui21
蟲蟲下載站版權所有 京ICP備2021023401號-1
