亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

中頻接收機(jī)

  • DVBT系統中內編解碼模塊的軟件仿真

    數字電視按傳輸方式分為地面、衛星和有線三種。其中,DVB-S和DVB-C這兩個全球化的衛星和有線傳輸方式標準,目前已作為世界統一標準被大多數國家所接受。而對于地面數字電視廣播標準,經國際電訊聯盟(ITU)批準的共有三個,包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial,數字視頻地面廣播)標準、美國的ATSC(Advanced Television System Committee,先進電視制式委員會)標準和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting,綜合業務數字廣播)標準。綜合比較起來,歐洲的DVB-T標準在技術及應用實踐上都更加成熟。 本論文首先介紹了DVB-T系統的主要結構,針對DVB-T標準中各模塊的實現進行了闡述,并根據發射機端各個模塊討論了接收機端相關模塊的算法設計。 隨后,論文給出了基于Microsoft Visual Studio 2005平臺實現的數字電視基帶信號產生與接收的軟件仿真系統的總體設計流程,重點討論了內編解碼器和內交織/解交織器的算法與實現,并在實現的多參數可選的數字電視基帶信號產生與接收軟件仿真平臺上,重點分析了內編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡化軟判決以及不同調制方式時對DVB-T系統整體性能的影響。 最后,論文討論了內碼譯碼算法的實現改進,使得Viterbi譯碼更適合在FPGA上實現,同時針對邏輯設計進行優化以便節省硬件資源。論文重點討論了對幸存路徑信息存儲譯碼模塊的改進,比較了此模塊三種不同的實現方式帶來的硬件速率和資源的優劣,通過利用4塊RAM對幸存路徑信息的交互讀寫,完成了對傳統回溯算法的改進,實現了加窗回溯的譯碼輸出,同時實現了回溯長度可配置以實現系統不同的性能要求。

    標簽: DVBT 模塊 編解碼

    上傳時間: 2013-08-02

    上傳用戶:遠遠ssad

  • 超聲脈沖功率放大及接收模塊

    本模塊的脈沖功率發射電路主要集成了超聲傳感器的前置功率放大驅動電路,它與匹配變壓器相連后可直接驅動超聲換能器產生超聲波。通過改變MCU輸出脈沖的頻率,該驅動模塊可以產生從20KHz~2MHz 的頻率,這個頻段基本涵蓋了目前常見的超聲波應用頻段。模塊的供電范圍為12V~24V,工作溫度為工業級-40~+85oC,輸出脈沖功率可調,最高可達300w,輸出阻抗為25mΩ。本模塊中的超聲脈沖驅動電路基本可以滿足目前國內所有超聲脈沖功率發射的常規應用要求。接收部分電路主要提供的對接收到的信號進行濾波放大,可根據不同的應用需要調整接收部分的濾波頻帶和放大倍數,它的輸入噪聲在輸入信號頻率為500kHz 的時候可低至50uV,對于接收信號特別微弱的應用場合,如超聲波氣體流量計和超聲物位計中將有良好的表現。

    標簽: 超聲脈沖 功率 放大 接收模塊

    上傳時間: 2013-06-19

    上傳用戶:zmy123

  • 便攜式位置探測儀信號接收裝置電路設計

    清管器在管道中運行時,其上的信號發射器發射出電磁脈沖信號,通過便攜式位置探測儀上的信號接收裝置接收信號,經過信號處理部分對信號進行解碼、識別,最終將探測結果顯示在液晶顯示屏上。為了滿足便攜性的要求,探測儀采用低功耗設計,并大量使用貼片元件和功能集成的IC 。經過深入的理論研究和測試,制造出了試驗樣機,該樣機圓滿地完成了多種環境下的試驗,并取得了良好的效果。

    標簽: 便攜式 位置探測儀 信號接收 裝置

    上傳時間: 2014-01-06

    上傳用戶:半熟1994

  • 步進頻率雷達系統的模擬與測試

    任何雷達接收器所接收到的回波(echo)訊號,都會包含目標回波和背景雜波。雷達系統的縱向解析度和橫向解析度必須夠高,才能在充滿背景雜波的環境中偵測到目標。傳統上都會使用短週期脈衝波和寬頻FM 脈衝來達到上述目的。

    標簽: 步進頻率 模擬 雷達系統 測試

    上傳時間: 2014-12-23

    上傳用戶:zhqzal1014

  • 時鐘分相技術應用

    摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79  文獻標識碼:A   文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發 熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。 近年來半導體技術的發展, 使高質量的分相功能在一 片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘 芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網中 在通訊系統中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數據, 與其同步的時鐘信號并不傳輸。 但本地接收到數據時, 為了準確地獲取 數據, 必須得到數據時鐘, 即要獲取與數 據同步的時鐘信號。在接入網中, 數據傳 輸的結構如圖2 所示。 數據以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數據 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。 我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。 根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統的接 入網中。 2. 2 高速數據采集系統中的應用 高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部 分。高速的ADC 價格昂貴, 而且系統設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數據采集系統中: 以4 分相后 圖6 分相技術提高系統的數據采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經過 緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數 據重組, 可以使系統時鐘為80MHz 的采 集系統達到320MHz 數據采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并 避免了高速數字電路設計中一些問題, 降低了系統設計的難度。

    標簽: 時鐘 分相 技術應用

    上傳時間: 2013-12-17

    上傳用戶:xg262122

  • CPLD和MSP430單片機在導波雷達物位計中的應用

    導波雷達物位計是一種利用時域反射原理實現的高性能物位計。為了實現導波雷達物位計這一高精度時差測量系統,采用了CPLD和MSP430單片機協同工作的電路設計。CPLD為信號收發模塊的核心,為發射電路中提供窄脈沖產生電路的周期觸發信號,并在接收電路中控制可編程延時器件AD9500實現等效時間采樣,把高頻的回波脈沖信號在時間軸上放大為低頻信號。以MSP430為核心的信號處理模塊根據收發模塊傳來的信號計算物位,并把物位信息以4~20 mA信號、串口等方式輸出,同時MSP430還對液晶屏、按鍵等外圍器件進行控制。實際試驗表明系統各模塊的工作狀態與理論分析相符。

    標簽: CPLD 430 MSP 單片機

    上傳時間: 2013-11-05

    上傳用戶:hphh

  • 應用PCI 9656的數據接收卡設計

    PCI 9656是PLX公司設計的一款高速PCI I/O芯片,可應用于66MHz、64bit PCI和CompactPCI總線。文章簡述了PCI 9656的主要功能,介紹了一種應用PCI 9656的CompactPCI數據接收卡設計。設計中采用MAXII系列CPLD建立了PCI 9656與FIFO間的數據通道,可滿足高速數據傳輸的要求。

    標簽: 9656 PCI 數據接收

    上傳時間: 2014-11-28

    上傳用戶:1184599859

  • 基于EasyFPGA030的串口接收顯示設計

    本實驗是基于EasyFPGA030 的串口接收設計。FPGA 除了需要控制外圍器件完成特定的功能外,在很多的應用中還需要完成FPGA 和FPGA 之間、FPGA 和外圍器件之間以及FPGA 和微機的數據交換和指令傳輸,稱之為FPGA 數據傳輸。

    標簽: EasyFPGA 030 串口接收 顯示設計

    上傳時間: 2013-10-29

    上傳用戶:zhyiroy

  • 自動檢測80C51串行通訊中的波特率

    自動檢測80C51串行通訊中的波特率:本文介紹一種在80C51 串行通訊應用中自動檢測波特率的方法。按照經驗,程序起動后所接收到的第1 個字符用于測量波特率。這種方法可以不用設定難于記憶的開關,還可以免去在有關應用中使用多種不同波特率的煩惱。人們可以設想:一種可靠地實現自動波特檢測的方法是可能的,它無須嚴格限制可被確認的字符。問題是:在各種的條件下,如何可以在大量允許出現的字符中找出波特率定時間隔。顯然,最快捷的方法是檢測一個單獨位時間(single bit time),以確定接收波特率應該是多少。可是,在RS-232 模式下,許多ASCII 字符并不能測量出一個單獨位時間。對于大多數字符來說,只要波特率存在合理波動(這里的波特率是指標準波特率),從起始位到最后一位“可見”位的數據傳輸周期就會在一定范圍內發生變化。此外,許多系統采用8 位數據、無奇偶校驗的格式傳輸ASCII 字符。在這種格式里,普通ASCII 字節不會有MSB 設定,并且,UART總是先發送數據低位(LSB),后發送數據高位(MSB),我們總會看見數據的停止位。在下面的波特率檢測程序中,先等待串行通訊輸入管腳的起始信號(下降沿),然后起動定時器T0。在其后的串行數據的每一個上升沿,將定時器T0 的數值捕獲并保存。當定時器T0溢出時,其最后一次捕獲的數值即為從串行數據起始位到最后一個上升沿(我們假設是停止位)過程所持續的時間。

    標簽: 80C51 自動檢測 串行通訊 波特率

    上傳時間: 2014-08-22

    上傳用戶:dajin

  • 串口接收顯示設計

    本實驗是基于EasyFPGA030 的串口接收設計。FPGA 除了需要控制外圍器件完成特定的功能外,在很多的應用中還需要完成FPGA 和FPGA 之間、FPGA 和外圍器件之間以及FPGA 和微機的數據交換和指令傳輸,稱之為FPGA 數據傳輸。FPGA 的數據通信的方式有并行通信和串行通信兩種,這里我們就本實驗重點講述串口通信。所謂串口通信是指外設與計算機之間使用一根數據信號線(另外需要地線,可能還需要控制線),數據在一根數據信號線上一位一位地進行傳輸,每一位數據都占據一個固定的時間長度。這種通信方式使用的數據線少,在遠距離通信中可以節約成本。當然,其傳輸的速度比并行傳輸慢。

    標簽: 串口接收 顯示設計

    上傳時間: 2013-10-08

    上傳用戶:wushengwu

主站蜘蛛池模板: 潞西市| 凯里市| 五河县| 勐海县| 德安县| 大宁县| 吴川市| 武定县| 建始县| 永顺县| 宜兴市| 鹿泉市| 海南省| 毕节市| 晋江市| 健康| 麻江县| 商都县| 夹江县| 大洼县| 海丰县| 买车| 汨罗市| 阜宁县| 乌兰察布市| 老河口市| 广东省| 滦平县| 宾川县| 竹溪县| 汝州市| 扶余县| 化隆| 琼海市| 全州县| 左贡县| 景东| 安岳县| 芒康县| 洞头县| 龙陵县|