該項目完成的是DVB-T發射機系統中OFDM調制部分的FPGA設計.DVB-T是ETSI(歐洲電信標準委員會)提出的數字地面電視廣播系統標準,在業界影響很廣.整個DVB-T發射機系統包括RS編碼,內交織,卷積編碼,外交織,星座映射,IFFT變換等主要部分.該項目組負責以FPGA為主體的硬件平臺的搭建及編碼,調制部分的FPGA軟件設計,作者完成了2k模式下IFFT變換的軟件設計.該文首先介紹了OFDM及DVB-T相關原理,然后比較分析了各種FFT算法及實現結構的復雜度,最后采取了一種Radix2
上傳時間： 2013-05-17
上傳用戶：gundamwzc
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設計應用于DVB系統中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設計采用無逆BM算法,并利用串行方式來實現,不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現,大大的降低了硬件實現的復雜度,并且因為在硬件實現上,采用了3級流水線(pipe-line)的處理結構.RS編碼器的設計中,利用有限域常數乘法器的特性對編碼電路進行優化.這些技術的采用大大的提高了RS編/解碼器的效率,節省了RS編/解碼器所占用資源.
上傳時間： 2013-08-05
上傳用戶：BOBOniu
隨著人們對于數字視頻和數字圖像的需求越來越大，數字電視廣播和手機電視迅速發展起來，但是人們對于數字圖像質量的要求也越來越高。對于觀眾來講，畫面的質量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產生誤碼，導致圖像質量的下降，甚至無法正常收看。因此，為了保障圖像質量就需要采用糾錯編碼(又稱信道編碼)的方式來實現通信。在數字視頻廣播系統(DVB)中，無論是衛星傳輸，電纜傳輸還是地面傳輸都采用了信道編碼。 本文首先深入研究DVB標準中的信道編碼部分的關鍵技術；然后依照DVB-T標準技術要求，設計并硬件實現了數字視頻傳輸的信道編解碼系統。在該系統中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應用讓系統具有很強的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數據通信設備可以直接與數字通信設備連接，這使得應用時對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎上，本文給出了解碼部分的設計方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實現。在RS解碼過程中引入了流水線機制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區循環法，利用對RAM讀寫地址的控制實現解卷積交織，這種方法控制電路簡單，實現速度比較快，代價小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準確度的基礎上大大提高了解碼效率。
上傳時間： 2013-07-16
上傳用戶：372825274
FPGA．技術在許多領域均有廣泛的應用，特別是在無線通信領域里，越來越多的工程師在進行數字集成電路的設計時選擇FPGA。而采用VHDL進行設計輸入的設計方法有著不依賴器件，移植容易，能加快設計的特點。因而，VHDL。和FPGA器件結合，能大大提高設計的靈活性與效率，縮短了產品開發的周期，加快產品上市時間。 本課題來源于海信TETRA終端項目的一部分，設計并實現了TETRA終端基帶電路與射頻電路的接口模塊設計，內容包括邏輯端口、SPI總線、VCO、旋鈕模塊以及時鐘／同步脈沖接口模塊的設計，實現了主處理器對外設的控制接口擴展。本文首先詳細介紹了FPGA技術及其發展現狀和趨勢以及本課題所選用的現場可編程器件，同時較詳細的介紹了VHDL語言及特點以及開發所用到的ISE軟件。詳細論述了FPGA各接口模塊的設計、時序仿真波形的截取、FPGA的配置、各功能模塊的集成以及總體測試結果和結論。
上傳時間： 2013-07-04
上傳用戶：xoxoliguozhi
音頻管理組件(Audio Management Unit，AMU)是先進客艙娛樂與服務系統(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應用于飛機上音頻資源的管理與控制。飛機運營對航空機載電子系統準確性、復雜性和安全性的高要求，使得其維修維護工作極大地依賴于自動測試設備(Automatic Testing Equipment，ATE)。本課題來源于實際工程項目， FPGA技術具備多種優點，將其與民航測試設備結合研制一個用于檢測AMU故障的自動測試系統，該系統將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual，CMM)所規定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動測試系統及其在民航領域的應用，并闡述了課題的背景、研究目標和相關技術要求；文章對可編程邏輯器件CPLD/FPGA的結構原理、硬件描述語言VHDL的特點以及MAXL+plusⅡ軟件的設計流程進行了說明，重點闡述了基于FPGA的DDS信號發生器以及數據采集卡的設計實現、并著重闡述了ARINC429總線的傳輸規范，和基于FPGA的ARINC429總線接口的設計與實現。在ARINC429接口設計中采用自頂向下，多層次系統設計的方法，用VHDL語言進行描述。在發送器中利用了FPGA內部的分布式RAM創建異步FIFO，節約了FPGA的內部資源和提高了數據傳輸速度；在接收器中采用了提高抗干擾性的優化設計。測試結果表明基于FPGA的設計實現ARINC429總線數據通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數據格式固定，使用不夠靈活方便，價格昂貴的缺點。
上傳時間： 2013-08-06
上傳用戶：gzming
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一.目前,數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域.而數字信號處理算法的硬件實現一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術的發展,采用現場可編程門陣列FPGA進行數字信號處理得到了飛速發展,FPGA正在越來越多地代替ASIC和PDSP用作前端數字信號處理的運算.該文主要探討了基于FPGA數字信號處理的實現.首先詳細闡述了數字信號處理的理論基礎,重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風格做了一定的探討,介紹了硬件描述語言的開發環境MAXPLUSII.在此基礎上,該論文詳細闡述了數字集成系統的高層次設計方法,討論了數字系統設計層次的劃分和數字系統的自頂向下的設計方法,探討了數字集成系統的系統級設計和寄存器傳輸級設計,描述了數字集成系統的高層次綜合方法.最后該文描述了數字信號處理系統結構的實現方法,指出常見的高速、實時信號處理系統的四種結構;由于FFT算法在數字信號處理中占有重要的地位,所以該文提出了用FPGA實現FFT的一種設計思想,給出了總體實現框圖;重點設計實現了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度.
上傳時間： 2013-07-19
上傳用戶：woshiayin
近年來，我國通信技術的發展勢頭十分迅猛。以電路交換和數字程控交換技術為基礎的電話網更是在整個通信網中占據著重要的地位。面對信息時代的到來，人們在領略信息社會樂趣的同時，也遇到了新的挑戰，學習和掌握程控交換技術己成為有關工程技術人員和廣大青年學生迫切的需要。 本論文在研讀了大量的文獻、參考相關設計的基礎上，根據程控交換的基本原理，面向各高校實驗室和相關研究單位，設計了基于ARM的程控交換實驗系統，本實驗系統以ARM+CPLD為控制系統，按照功能不同進行模塊化設計，在本實驗系統上能夠完成程控交換中的大部分基礎性實驗以及一些和程控交換編程調試相關的實驗。 本實驗系統由硬件和軟件兩部分組成，硬件包括CPU控制電路、用戶接口電路、交換網絡、中繼電路、信號音產生電路、雙音多頻電路、彩鈴電路以及LCD顯示電路等部分。軟件包括基本級程序、周期級程序，在最后還對LCD顯示部分的uC/GUI程序進行了介紹，通過硬件和軟件結合完成了人工交換、空分交換、時分交換、數字中繼接口以及彩鈴等各種實驗。 本套實驗系統目前已經投入使用，與其它程控交換實驗系統相比，本實驗系統提供了豐富的擴展口，實驗者可以自行進行擴展實驗，同時，本實驗系統人機交互界面友好，操作簡單方便。
上傳時間： 2013-07-30
上傳用戶：13188549192
該論文的工作主要分為兩部分,第一部分是介紹與數字高清晰度電視(HDTV)碼流發生器配套的信源解碼板的設計與實現.信源解碼板是整個碼流發生器的重要組成部分,該論文在介紹相關標準MPEG-2和AC-3以及整個碼流發生器功能的基礎上提出了用ST公司的芯片組實現HDTV信源解碼板的設計方案.論文詳細分析了各個功能模塊的具體設計方法以及實現時應注意的問題.目前該課題已經成功結題,各項技術指標完全符合合作單位的要求.該論文的第二部分主要是進行基于FPGA的顯示器測試信號發生器的研究與開發.在對測試信號發生器所需產生的13種測試圖案和所要適應的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發生器的設計方案.該論文詳細討論了FPGA設計中各個功能模塊的劃分和設計實現方法,并介紹了對FLEX10K50進行配置的方法.
上傳時間： 2013-04-24
上傳用戶：yoleeson
由于信道中存在干擾,數字信號在信道中傳輸的過程中會產生誤碼.為了提高通信質量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質量,保證傳輸的正確性和可靠性.重點研究一種信道編解碼的算法和邏輯電路的實現方法,并在硬件上驗證,利用碼流傳輸的測試方法,對設計進行測試.在以上的研究基礎之上,橫向擴展和課題相關問題的研究,包括FPGA實現和高速硬件電路設計等方面的研究. 糾錯碼技術是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發錯誤.在深空通信,移動通信以及數字視頻廣播等系統中具有廣泛的應用,隨著RS編碼和解碼算法的改進和相關的硬件實現技術的發展,RS碼在實際中的應用也將更加廣泛. 在研究中,對所研究的問題進行分解,集中精力研究課題中的重點和難點,在各個模塊成功實現的基礎上,成功的進行系統組合,協調各個模塊穩定的工作. 在本文中的EDA設計中,使用了自頂向下的設計方法,編解碼算法每一個子模塊分開進行設計,最后在頂層進行元件例化,正確實現了編碼和解碼的功能. 本文首先介紹相關的數字通信背景；接著提出糾錯碼的設計方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實現方法,RTL代碼編寫和邏輯仿真以及時序仿真,并討論了FPGA設計的一般性準則以及高速數字電路設計的一些常用方法和注意事項；最后設計基于FPGA的硬件電路平臺,并利用靜態和動態的方法對編解碼算法進行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實現了編碼和解碼算法. 其中,編碼的最高工作頻率達到158MHz,解碼的最高工作頻率達到91MHz.在進行硬件調試的時候,整個系統工作在30MHz的時鐘頻率下,通過了硬件上的靜態測試和動態測試,并能夠正確實現預期的糾錯功能.
上傳時間： 2013-07-01
上傳用戶：liaofamous
本文首先介紹了利用FPGA設計數字電路系統的流程和雷達數字信號處理的主要內容?！ ≡诘诙轮兄饕U述了FIR數字濾波器的窗函數設計方法，并應用FIR濾波器設計數字動目標顯示和數字動目標檢測系統；脈沖壓縮處理是現代雷達信號處理的一個重要組成部分，線性調頻信號和二相巴克碼的脈沖壓縮處理方法在第三章做了重點描述?！ yclone系列芯片是高性價比，基于1.5V、0.13um采用銅制層的SRAM工藝。它是第一種支持配置數據解壓的FPGA芯片。論文設計的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片設計設計SD轉換器，在QuartusⅡ4.0下采用VHDL語言和邏輯電路圖結合的設計方法，經過仿真并最終實現了硬件設計?！ ≡O計結果表明電路性能可靠，SD轉換的精度較高，完全滿足設計的要求。
上傳時間： 2013-06-26
上傳用戶：華華123
