MCS51系列單片機在工程數(shù)據(jù)采集中的應(yīng)用:隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展，單片機已深入應(yīng)用到社會發(fā)展的各個領(lǐng)域，如家電制造業(yè)、工程數(shù)據(jù)采集、智能儀表等。因而各芯片制造廠商紛紛推出不同系列的單片機，以滿足不同
標簽： MCS 51 單片機 中的應(yīng)用
上傳時間： 2013-08-06
上傳用戶：zhf1234
RT0S在MCS-51系列單片機中的應(yīng)用:在嵌入式應(yīng)用中使用實時操作系統(tǒng)(RTOS)，已成為單片機應(yīng)用領(lǐng)域的一個熱點．本文對RTOS內(nèi)核做了簡單的介紹．討論了在KEIL C V6．23編譯器中，移植實
上傳時間： 2013-07-02
上傳用戶：nanshan
自動檢測80C51串行通訊中的波特率:本文介紹一種在80C51 串行通訊應(yīng)用中自動檢測波特率的方法。按照經(jīng)驗，程序起動后所接收到的第1 個字符用于測量波特率。這種方法可以不用設(shè)定難于記憶的開關(guān)，還可以
上傳時間： 2013-04-24
上傳用戶：dyctj
EDA軟件在電路設(shè)計中的應(yīng)用 摘要: 在EDA軟件的基礎(chǔ)上, 介紹了仿真功能在數(shù)字邏輯電路設(shè)計中的應(yīng)用, 佐證了由傳統(tǒng)實驗教學(xué)向現(xiàn)代化創(chuàng)新性教學(xué)
標簽： EDA 軟件 電路設(shè)計 中的應(yīng)用
上傳時間： 2013-04-24
上傳用戶：zhqzal1014
極值型中值濾波算法在高噪聲率下的濾波效果不是很好，主要原因有以下兩個：首先，濾波窗口中過多的噪聲點會使窗口中的點在排序時產(chǎn)生中值偏移；其次是高噪聲率環(huán)境下，可能序列中值本身就是是噪聲點。對此，本文提出
上傳時間： 2013-06-26
上傳用戶：小小小熊
摘 要: 在汽車行駛及機車控制系統(tǒng)中對測速裝置的要求是分辨能力強、高精度、盡可能短的檢測時間以及抗干擾能 力強等。該文介紹了一種應(yīng)用霍爾傳感器A44E 獲得穩(wěn)定的脈沖信號,從而實現(xiàn)對車速進行智能測量的方案。測試 結(jié)果表明,運用該方案實現(xiàn)的系統(tǒng)能很好的達到對車輪測速的要求。 關(guān)鍵詞: 霍爾傳感器;速度測量;脈沖檢測 中圖分類號: E911 文獻標識碼: A
標簽： A44E 霍爾傳感器 測速 中的應(yīng)用
上傳時間： 2013-07-11
上傳用戶：青春123
本文以數(shù)字信號處理系統(tǒng)為應(yīng)用背景，圍繞基于FPGA的ⅡR數(shù)字濾波器的實現(xiàn)技術(shù)展開了研究。 首先以ⅡR數(shù)字濾波器的優(yōu)化設(shè)計基本理論為依據(jù)，研究了在頻域上的最小均方誤差設(shè)計法和在時域上的最小平方誤差設(shè)計法。以四階和六階兩個ⅡR低通數(shù)字濾波器設(shè)計為例，利用Matlab軟件進行輔助設(shè)計，探討了濾波器的設(shè)計過程。 然后著重研究了FPGA的設(shè)計方法和設(shè)計流程，在設(shè)計中采用了層次化、模塊化的設(shè)計思想，將整個濾波器劃分為多個功能模塊，利用VHDL語言編程和原理圖兩種設(shè)計技術(shù)進行了ⅡR濾波器的各個功能模塊的設(shè)計，采用EPlCl2Q240器件實現(xiàn)了基于FPGA的二個二階節(jié)級聯(lián)型結(jié)構(gòu)的四階ⅡR低通數(shù)字濾波器，并類推了設(shè)計六階ⅡR低通數(shù)字濾波器。最后用QuartusⅡ4.0軟件進行了綜合與仿真，用MATLAB7.0軟件對仿真結(jié)果進行了分析，最終在GW48-PK2開發(fā)系統(tǒng)中進行了硬件電路驗證，得出了實際濾波效果測試波形，驗證了所設(shè)計濾波器的正確性。 本設(shè)計對于用二階節(jié)級聯(lián)型結(jié)構(gòu)構(gòu)成的ⅡR數(shù)字濾波器硬件電路具有通用性，通過改變二階節(jié)級聯(lián)型結(jié)構(gòu)的數(shù)量，可以構(gòu)成任意偶數(shù)階的濾波器；同時，通過上模型中系數(shù)的變換，也可以構(gòu)成相應(yīng)階數(shù)的高通、帶通、帶阻等濾波器。
標簽： FPGA 數(shù)字濾波器
上傳時間： 2013-06-20
上傳用戶：lw852826
自適應(yīng)濾波器是統(tǒng)計信號處理的一個重要組成部分。在實際應(yīng)用中，由于沒有充足的信息來設(shè)計固定系數(shù)的數(shù)字濾波器，或者設(shè)計規(guī)則會在濾波器正常運行時改變，因此我們需要研究自適應(yīng)濾波器。凡是需要處理未知統(tǒng)計環(huán)境下運算結(jié)果所產(chǎn)生的信號或需要處理非平穩(wěn)信號時，自適應(yīng)濾波器可以提供一種吸引人的解決方法，而且其性能通常遠優(yōu)于用常規(guī)方法設(shè)計的固定濾波器。此外，自適應(yīng)濾波器還能提供非自適應(yīng)方法所不可能提供的新的信號處理能力。 本論文從自適應(yīng)濾波器研究的重要意義入手，介紹了線性自適應(yīng)濾波器的基本原理、算法及設(shè)計方法，對幾種基于最小均方誤差準則或最小平方誤差準則的自適應(yīng)濾波器算法進行研究，最終基于一改近的LMS算法設(shè)計復(fù)數(shù)自適應(yīng)濾波器，并以VHDL語言編寫在maxplus平臺上進行仿真測試。
標簽： FPGA 自適應(yīng)濾波器
上傳時間： 2013-07-11
上傳用戶：W51631
隨著國民經(jīng)濟的飛速發(fā)展，傳統(tǒng)的電機已無法滿足當前工程的要求，其作用也由過去簡單的起停控制、提供動力上升到要求對其速度、位置、轉(zhuǎn)矩等進行精確的控制，并能實現(xiàn)快速加速、減速、反轉(zhuǎn)以及準確停止等，使被驅(qū)動的機械運動符合于集的要求。在集成電路、現(xiàn)代電子技術(shù)及控制理論飛速發(fā)展的今天，電機控制技術(shù)也得到了飛快的發(fā)展，電機控制器也由模擬分立元件構(gòu)成的電路向數(shù)模混合、全數(shù)字方向發(fā)展。本論文主要研究了FPGA芯片在電機控制器中的應(yīng)用。 論文首先對無刷直流電機系統(tǒng)進行了綜合性論述。對系統(tǒng)的組成、及系統(tǒng)中主要部分：如位置傳感器、逆變器和功率器件、供電直流電源進行了較詳細的說明；并且提出了與本研究相關(guān)的控制機理和實施方案。 其次，論文對FPGA芯片的特點及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進行了較詳細的論述；同時對超高速集成電路硬件描述語言(VHDL)的特點和應(yīng)用進行了研究；并提出了應(yīng)用FPGA芯片對電機速度進行控制的系統(tǒng)構(gòu)成及工作原理。 論文還對FPGA芯片與DSP芯片共同完成電機控制的方案進行了論述，利用ALTERA公司的FPGA芯片完成了電機控制器的設(shè)計、制造和調(diào)試，并在此基礎(chǔ)上分析研究了利用此控制器對無刷直流電機進行調(diào)速控制的方法；兩種控制器共同工作，組合方便、功能強大，適合在高精度、高效、寬變速控制的應(yīng)用場合下，可對電機實現(xiàn)精度更高、策略更復(fù)雜的控制。 論文最后還對在具體產(chǎn)品中的應(yīng)用效果及行了簡單分析。
標簽： FPGA 電機控制器 中的應(yīng)用
上傳時間： 2013-08-04
上傳用戶：小鵬
隨著移動終端、多媒體、Internet網(wǎng)絡(luò)、通信，圖像掃描技術(shù)的發(fā)展，以及人們對圖象分辨率，質(zhì)量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求，因此采用硬件實現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現(xiàn)，具有廣闊的應(yīng)用背景。本文以星載視頻圖像壓縮的硬件實現(xiàn)項目為背景，對熵編碼器和解碼器的硬件實現(xiàn)進行探討，給出了并行熵編碼和解碼器的實現(xiàn)方案。熵編解碼器中的難點是huffman編解碼器的實現(xiàn)。在設(shè)計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉(zhuǎn)換時的控制邏輯,避免了因數(shù)據(jù)處理不及時造成數(shù)據(jù)丟失的可能性，從而保證了編碼的正確性。而在實現(xiàn)并行的huffman解碼器時，解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調(diào)性，及在特定長度碼字集內(nèi)碼字變化的連續(xù)性，將并行解碼由模式匹配轉(zhuǎn)換為算術(shù)運算，提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實現(xiàn)并行huffman編碼的基礎(chǔ)上，結(jié)合針對DC子帶的預(yù)測編碼，針對直流子帶的游程編碼，能夠?qū)D像壓縮系統(tǒng)中經(jīng)過DWT變換，量化，掃描后的數(shù)據(jù)進行正確的編碼。同時，在并行huffman解碼基礎(chǔ)上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊，進一步處理。在本文介紹的設(shè)計方案中，按照自頂向下的設(shè)計方法，對星載圖像壓縮系統(tǒng)中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現(xiàn)各子模塊，并最終完成整個系統(tǒng)。在設(shè)計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進行設(shè)計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設(shè)計的正確性。通過系統(tǒng)波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結(jié)果表明：設(shè)計能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
