亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

中級(jí)維修

  • 功率電源中IGBT失效機(jī)理及其檢測(cè)方法的研究.rar

    由于絕緣柵雙極晶體管IGBT具有工作頻率高、處理功率大和驅(qū)動(dòng)簡(jiǎn)單等諸多優(yōu)點(diǎn),在電力電子設(shè)備、尤其是中大型功率的電力電子設(shè)備中的應(yīng)用越來(lái)越廣泛。但是,IGBT失效引發(fā)的設(shè)備故障往往會(huì)對(duì)生產(chǎn)帶來(lái)巨大影響和損失,因此,對(duì)IGBT的失效研究具有十分重要的應(yīng)用意義。 本文在深入分析IGBT器件工作原理和工作特性的基礎(chǔ)上,采用雙極傳輸理論聯(lián)立求解電子和空穴的傳輸方程,得到了穩(wěn)態(tài)時(shí)電子和空穴電流的表達(dá)式,對(duì)造成IGBT失效的各種因素進(jìn)行了詳細(xì)分析。應(yīng)用MATLAB軟件,對(duì)硅參數(shù)的熱導(dǎo)率、載流子濃度、載流子壽命、電子遷移率、空穴遷移率和雙極擴(kuò)散系數(shù)等進(jìn)行了仿真,深入研究了IGBT的失效因素,得到了IGBT失效的主要原因是發(fā)生擎住效應(yīng)以及泄漏電流導(dǎo)致IGBT延緩失效的有用結(jié)論。并且,進(jìn)行了IGBT動(dòng)態(tài)模型的設(shè)計(jì)和仿真,對(duì)IGBT在短路情況下的失效機(jī)理進(jìn)行了深入研究。 考慮到實(shí)際設(shè)備中的IGBT在使用中經(jīng)常會(huì)發(fā)生反復(fù)過(guò)流這一問(wèn)題,通過(guò)搭建試驗(yàn)電路,著重對(duì)反復(fù)過(guò)流對(duì)IGBT可能帶來(lái)的影響進(jìn)行了試驗(yàn)研究,探討了IGBT因反復(fù)過(guò)流導(dǎo)致的累積失效的變化規(guī)律。本文研究結(jié)果對(duì)于正確判斷IGBT失效以及失效程度、進(jìn)而正確判斷和預(yù)測(cè)設(shè)備的可能故障,具有一定的應(yīng)用參考價(jià)值。

    標(biāo)簽: IGBT 功率電源 失效機(jī)理

    上傳時(shí)間: 2013-08-04

    上傳用戶:lrx1992

  • matlab中實(shí)現(xiàn)雷達(dá)信號(hào)處理.rar

    matlab中實(shí)現(xiàn)雷達(dá)信號(hào)處理,雷達(dá)仿真中會(huì)用到的

    標(biāo)簽: matlab 雷達(dá)信號(hào)處理

    上傳時(shí)間: 2013-04-24

    上傳用戶:330402686

  • 單片機(jī)論文資料,精華中的精華,保證你下的不后悔,做畢設(shè)必備的資料.rar

    單片機(jī)論文資料,精華中的精華,保證你下的不后悔,做畢設(shè)必備的資料..,歡迎下載

    標(biāo)簽: 單片機(jī) 論文資料

    上傳時(shí)間: 2013-04-24

    上傳用戶:edisonfather

  • FPGA中多標(biāo)準(zhǔn)可編程IO端口的設(shè)計(jì).rar

    現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA,F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種,它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展,設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的設(shè)計(jì)周期盡可能短,最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片,并且立即投入實(shí)際應(yīng)用之中?,F(xiàn)在,F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一,它的主要作用是提供封裝引腳到CLB之間的接口,將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路,并且根據(jù)需要可以進(jìn)行配置來(lái)支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過(guò)不同編程來(lái)配置實(shí)現(xiàn)各種邏輯功能,在IO端口中它可以通過(guò)選擇配置方式來(lái)兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路??傮w而言,可選的I/O資源的特性包括:IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn),該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng),目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊;同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn),要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路,與單端標(biāo)準(zhǔn)比較,LVDS具有很多優(yōu)點(diǎn): (1)LVDS傳輸?shù)男盘?hào)擺幅小,從而功耗低,一般差分線上電流不超過(guò)4mA,負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小,從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化,單端信號(hào)擺幅為400mV,這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化,也就是說(shuō)LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝,輔助Xilinx公司FPGA開(kāi)發(fā)軟件ISE,設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu),它有靈活的可配置性和出色的適應(yīng)能力,能支持大量的I/O標(biāo)準(zhǔn),其中包括單端標(biāo)準(zhǔn),也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征,這些特點(diǎn)可以改進(jìn)和簡(jiǎn)化系統(tǒng)級(jí)的設(shè)計(jì),為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊(cè)描述進(jìn)行仿真驗(yàn)證,性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。

    標(biāo)簽: FPGA 標(biāo)準(zhǔn) 可編程

    上傳時(shí)間: 2013-05-15

    上傳用戶:shawvi

  • 基于FPGA的DDC在頻譜儀中的設(shè)計(jì).rar

    軟件無(wú)線電思想的出現(xiàn)帶來(lái)了接收機(jī)實(shí)現(xiàn)方式的革新。隨著近年來(lái)軟件無(wú)線電理論和應(yīng)用趨于成熟與完善,軟件無(wú)線電技術(shù)已經(jīng)被越來(lái)越廣泛地應(yīng)用于無(wú)線通信系統(tǒng)和電子測(cè)量測(cè)試儀器中。數(shù)字下變頻技術(shù)作為軟件無(wú)線電的核心技術(shù)之一,在頻譜分析儀中也得到了越來(lái)越普遍的應(yīng)用。 本人參與的手持式頻譜分析儀項(xiàng)目采用的是中頻數(shù)字化實(shí)現(xiàn)方式,可滿足輕巧,可重配置和低功耗的需求。數(shù)字化中頻的關(guān)鍵部件數(shù)字下變頻器DDC采用的是Intersil公司的ISL5216,這個(gè)器件和高性能FPGA共同組成手持頻譜儀的數(shù)字信號(hào)處理前端。這個(gè)數(shù)字前端就手持頻譜分析儀來(lái)說(shuō)存在一定的局限性,ISL5216的信號(hào)處理帶寬單通道為1 MHz,4個(gè)通道級(jí)聯(lián)為3MHz,未能滿足譜儀分析帶寬日益增加的需求;系統(tǒng)集成度不高,ISL5216的功能要是集成到FPGA,可進(jìn)一步提高系統(tǒng)集成度,降低物料成本和系統(tǒng)功耗?;谝陨蟽蓚€(gè)方面的考慮,現(xiàn)正以手持頻譜分析儀項(xiàng)目為依托,基于Xilinx Spartan3A-DSP系列FPGA實(shí)現(xiàn)高速高處理帶寬的DDC。 本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu),對(duì)完成各級(jí)數(shù)字信號(hào)處理所涉及的數(shù)字正交變換、CORDIC算法、CIC、HB、多相濾波等關(guān)鍵算法做了適當(dāng)介紹;然后介紹了當(dāng)前主流FPGA的數(shù)字信號(hào)處理特性和其內(nèi)部的DSP資源。接著詳細(xì)描述了數(shù)控振蕩器NCO、復(fù)數(shù)數(shù)字混頻器MIXER、5級(jí)CIC濾波器、5級(jí)HB濾波器和255階可編程FIR的設(shè)計(jì)和實(shí)現(xiàn),并對(duì)各個(gè)模塊的不同實(shí)現(xiàn)方式作了對(duì)比和仿真測(cè)試數(shù)據(jù)作了分析。最后介紹了所設(shè)計(jì)DDC在手持頻譜分析儀中的主要應(yīng)用。

    標(biāo)簽: FPGA DDC 頻譜儀

    上傳時(shí)間: 2013-04-24

    上傳用戶:a155166

  • LTE系統(tǒng)中基帶DAGC的應(yīng)用研究及FPGA實(shí)現(xiàn).rar

    當(dāng)今,移動(dòng)通信正處于向第四代通信系統(tǒng)發(fā)展的階段,OFDM技術(shù)作為第四代數(shù)字移動(dòng)通信(4G)系統(tǒng)的關(guān)鍵技術(shù)之一,被包括LTE在內(nèi)的眾多準(zhǔn)4G協(xié)議所采用。IDFT/DFT作為OFDM系統(tǒng)中的關(guān)鍵功能模塊,其精度對(duì)基帶解調(diào)性能產(chǎn)生著重大的影響,尤其對(duì)LTE上行所采用的SC_FDMA更是如此。為了使定點(diǎn)化IDFT/DFT達(dá)到較好的性能,本文采用數(shù)字自動(dòng)增益控制(DAGC)技術(shù),以解決過(guò)大輸入信號(hào)動(dòng)態(tài)范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問(wèn)題。 首先,本文簡(jiǎn)單介紹了較為成熟的AAGC(模擬AGC)技術(shù),并重點(diǎn)關(guān)注近年來(lái)為了改善其性能而興起的數(shù)字化AGC技術(shù),它們主要用于壓縮ADC輸入動(dòng)態(tài)范圍以防止其飽和。針對(duì)基帶處理中具有累加特性的定點(diǎn)化IDFT/DFT技術(shù),進(jìn)一步分析了AAGC技術(shù)和基帶DAGC在實(shí)施對(duì)象,實(shí)現(xiàn)方法等上的異同點(diǎn),指出了基帶DAGC的必要性。 其次,根據(jù)LTE協(xié)議,搭建了從調(diào)制到解調(diào)的基帶PUSCH處理鏈路,并針對(duì)基于DFT的信道估計(jì)方法的缺點(diǎn),使用簡(jiǎn)單的兩點(diǎn)替換實(shí)現(xiàn)了優(yōu)化,通過(guò)高斯信道下的MATLAB仿真,證明其可以達(dá)到理想效果。仿真結(jié)果還表明,在不考慮同步問(wèn)題的高斯信道下,本文所搭建的基帶處理鏈路,采用64QAM進(jìn)行調(diào)制,也能達(dá)到在SNR高于17dB時(shí),硬判譯碼結(jié)果為極低誤碼率(BER)的效果。 再次,在所搭建鏈路的基礎(chǔ)上,通過(guò)理論分析和MATLAB仿真,證明了包括時(shí)域和頻域DAGC在內(nèi)的基帶DAGC具有穩(wěn)定接收鏈路解調(diào)性能的作用。同時(shí),通過(guò)對(duì)幾種DAGC算法的比較后,得到的一套適用于實(shí)現(xiàn)的基帶DAGC算法,可以使IDFT/DFT的輸出SNR處于最佳范圍,從而滿足LTE系統(tǒng)基帶解調(diào)的要求。針對(duì)時(shí)域和頻域DAGC的差異,分別選定移位和加法,以及查表的方式進(jìn)行基帶DAGC算法的實(shí)現(xiàn)。 最后,本文對(duì)選定的基帶DAGC算法進(jìn)行了FPGA設(shè)計(jì),仿真、綜合和上板結(jié)果說(shuō)明,時(shí)域和頻域DAGC實(shí)現(xiàn)方法占用資源較少,容易進(jìn)行集成,能夠達(dá)到的最高工作頻率較高,完全滿足基帶處理的速率要求,可以流水處理每一個(gè)IQ數(shù)據(jù),使之滿足基帶解調(diào)性能。

    標(biāo)簽: DAGC FPGA LTE

    上傳時(shí)間: 2013-05-17

    上傳用戶:laozhanshi111

  • 基于FPGA的小型CPU中通信協(xié)議的研究及IPCore的開(kāi)發(fā).rar

    FPGA作為新一代集成電路的出現(xiàn),引起了數(shù)字電路設(shè)計(jì)的巨大變革。隨著FPGA工藝的不斷更新與改善,越來(lái)越多的用戶與設(shè)計(jì)公司開(kāi)始使用FPGA進(jìn)行系統(tǒng)開(kāi)發(fā),因此,PFAG的市場(chǎng)需求也越來(lái)越高,從而使得FPGA的集成電路板的工藝發(fā)展也越來(lái)越先進(jìn),在如此良性循環(huán)下,不久的將來(lái),F(xiàn)PGA可以主領(lǐng)集成電路設(shè)計(jì)領(lǐng)域。正是由于FPGA有著如此巨大的發(fā)展前景與市場(chǎng)吸引力,因此,本文采用FPGA作為電路設(shè)計(jì)的首選。 @@ 隨著FPGA的開(kāi)發(fā)技術(shù)日趨簡(jiǎn)單化、軟件化,從面向硬件語(yǔ)言的VHDL、VerilogHDL設(shè)計(jì)語(yǔ)言,到現(xiàn)在面向?qū)ο蟮腟ystem Verilog、SystemC設(shè)計(jì)語(yǔ)言,硬件設(shè)計(jì)語(yǔ)言開(kāi)始向高級(jí)語(yǔ)言發(fā)展。作為一個(gè)軟件設(shè)計(jì)人員,會(huì)很容易接受面向?qū)ο蟮恼Z(yǔ)言?,F(xiàn)在軟件的設(shè)計(jì)中,算法處理的瓶頸就是速度的問(wèn)題,如果采用專用的硬件電路,可以解決這個(gè)問(wèn)題,本文在第一章第二節(jié)詳細(xì)介紹了軟硬結(jié)合的開(kāi)發(fā)優(yōu)勢(shì)。另外,在第一章中還介紹了知識(shí)產(chǎn)權(quán)核心(IP Core)的發(fā)展與前景,特別是IP Core中軟核的設(shè)計(jì)與開(kāi)發(fā),許多FGPA的開(kāi)發(fā)公司開(kāi)始爭(zhēng)奪軟核的開(kāi)發(fā)市場(chǎng)。 @@ 數(shù)字電路設(shè)計(jì)中最長(zhǎng)遇到的就是通信的問(wèn)題,而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設(shè)計(jì)中,由于需要高速的處理速度,因此其內(nèi)部都是用并行總線進(jìn)行通信,但是由于集成電路資源的問(wèn)題,不可能所有的外部設(shè)備都要用并行總線進(jìn)行通信,因此其外部通信就需要進(jìn)行串行傳輸。又因?yàn)樾枰B接的外部設(shè)備的不同,因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議,那就是SPI、I2C、UART。除了分別論述了各自的通信原理外,本文還特別介紹了一個(gè)小型CPU的內(nèi)部構(gòu)造,以及這三個(gè)通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設(shè)計(jì)開(kāi)發(fā)中,由于集成電路本身的特殊性,其開(kāi)發(fā)流程也相對(duì)的復(fù)雜。本文由于篇幅的問(wèn)題,只對(duì)總的開(kāi)發(fā)流程作了簡(jiǎn)要的介紹,并且將其中最復(fù)雜但是又很重要的靜態(tài)時(shí)序分析進(jìn)行了詳細(xì)的論述。在通信協(xié)議的開(kāi)發(fā)中,需要注意接口的設(shè)計(jì)、時(shí)序的分析、驗(yàn)證環(huán)境的搭建等,因此,本文以SPI數(shù)據(jù)通信協(xié)議的設(shè)計(jì)作為一個(gè)開(kāi)發(fā)范例,從協(xié)議功能的研究到最后的驗(yàn)證測(cè)試,將FPGA 的開(kāi)發(fā)流程與關(guān)鍵技術(shù)等以實(shí)例的方式進(jìn)行了詳細(xì)的論述。在SPI通信協(xié)議的開(kāi)發(fā)中,不僅對(duì)協(xié)議進(jìn)行了詳細(xì)的功能分析,而且對(duì)架構(gòu)中的每個(gè)模塊的設(shè)計(jì)都進(jìn)行了詳細(xì)的論述。@@關(guān)鍵詞:FPGA;SPI;I2C;UART;靜態(tài)時(shí)序分析;驗(yàn)證環(huán)境

    標(biāo)簽: IPCore FPGA CPU

    上傳時(shí)間: 2013-04-24

    上傳用戶:vvbvvb123

  • 地面數(shù)字電視廣播系統(tǒng)中SRRC濾波器及FFT處理器的設(shè)計(jì)與FPGA實(shí)現(xiàn).rar

    隨著人們對(duì)數(shù)字電視和數(shù)字視頻信息的需求越來(lái)越大,數(shù)字電視廣播在中國(guó)迅速的發(fā)展起來(lái)。近幾年,數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟,數(shù)字電視地面廣播(DTTB)傳輸標(biāo)準(zhǔn)也于2006年8月30號(hào)正式出臺(tái)。此標(biāo)準(zhǔn)技術(shù)是由我國(guó)多家單位聯(lián)合研究的,具有自主知識(shí)產(chǎn)權(quán)的數(shù)字地面電視傳輸標(biāo)準(zhǔn)。DTTB系統(tǒng)標(biāo)準(zhǔn)的研究與仿真,具有巨大的實(shí)用價(jià)值和廣闊的市場(chǎng)前景。 @@ 本文首先研究了地面數(shù)字電視廣播標(biāo)準(zhǔn)中平方根升余弦(SRRC)濾波器(滾降系數(shù)為0.05)的結(jié)構(gòu)設(shè)計(jì),介紹了一種適合在FPGA中實(shí)現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設(shè)計(jì)中,以CSD數(shù)優(yōu)化濾波器系數(shù),并運(yùn)用簡(jiǎn)化加法器圖(Reduced Adder Graph,RAG)算法進(jìn)行改進(jìn),最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實(shí)現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)采用的傳輸技術(shù)-OFDM的基本概念和技術(shù)特點(diǎn),并研究了清華大學(xué)提出的DMB-T方案中TDS-OFDM信號(hào)幀的組成結(jié)構(gòu)以及相關(guān)原理。 @@ 最后,本文針對(duì)OFDM調(diào)制所需要的3780點(diǎn)FFT處理器進(jìn)行研究。為了保證OFDM信號(hào)的采樣率和時(shí)域?qū)ьl的采樣率相同,以達(dá)到較好的同步性能,采用了3780個(gè)正交子載波的設(shè)計(jì)方案。在實(shí)現(xiàn)過(guò)程中,分析比較了多種算法的計(jì)算復(fù)雜性,設(shè)計(jì)出在硬件實(shí)現(xiàn)復(fù)雜度上進(jìn)行優(yōu)化的3780點(diǎn)FFT處理器的數(shù)據(jù)流流水線算法。之后,通過(guò)定點(diǎn)仿真比較各模塊輸出的動(dòng)態(tài)范圍和概率分布,設(shè)計(jì)出定點(diǎn)字長(zhǎng)的優(yōu)化方案,并分析計(jì)算了這一處理器的輸出信噪比與內(nèi)部各模塊字長(zhǎng)的關(guān)系,進(jìn)一步降低了硬件實(shí)現(xiàn)復(fù)雜性。 @@關(guān)鍵字:數(shù)字電視地面廣播傳輸(DTTB);平方根升余弦濾波器(SRRC);正交頻分復(fù)用調(diào)制(OFDM);快速傅立葉變換(FFT); 3780

    標(biāo)簽: SRRC FPGA FFT

    上傳時(shí)間: 2013-04-24

    上傳用戶:mdrd3080

  • 數(shù)字電視傳輸系統(tǒng)中LDPC碼編碼器的研究與FPGA實(shí)現(xiàn).rar

    自香農(nóng)先生于1948年開(kāi)創(chuàng)信息論以來(lái),經(jīng)過(guò)將近60年的發(fā)展,信道編碼技術(shù)已經(jīng)成為通信領(lǐng)域的一個(gè)重要分支,各種編碼技術(shù)層出不窮。目前廣泛研究的低密度奇偶校驗(yàn)(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯(cuò)碼,并已在數(shù)字電視、無(wú)線通信、磁盤(pán)存儲(chǔ)等領(lǐng)域得到大量應(yīng)用。 目前數(shù)字電視已經(jīng)成為最熱門(mén)的話題之一,用手機(jī)看北京奧運(yùn),已經(jīng)成為每一個(gè)中國(guó)人的夢(mèng)想。最近兩年我國(guó)頒布了兩部與數(shù)字電視有關(guān)的通信標(biāo)準(zhǔn),分別是數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)和移動(dòng)多媒體(CMMB)即俗稱的手機(jī)電視標(biāo)準(zhǔn)。數(shù)字電視正與每個(gè)人走得越來(lái)越近,我國(guó)預(yù)期在2015年全面實(shí)現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標(biāo)準(zhǔn)的核心技術(shù)之一的前向糾錯(cuò)碼技術(shù)已經(jīng)成為眾多科研單位的研究熱點(diǎn),相應(yīng)的編解碼芯片更成為重中之重。在DMB-TH標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級(jí)聯(lián)編碼方式,在CMMB標(biāo)準(zhǔn)中用到了LDPC碼和RS碼的級(jí)聯(lián)編碼方式,在DVB-S2標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級(jí)聯(lián)編碼方式。 本論文以目前最重要的三個(gè)與數(shù)字電視相關(guān)的標(biāo)準(zhǔn):數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)、手機(jī)電視標(biāo)準(zhǔn)(CMMB)以及數(shù)字衛(wèi)星電視廣播標(biāo)準(zhǔn)(DVB-S2)為切入點(diǎn),深入研究它們的編碼方式,設(shè)計(jì)了這三個(gè)標(biāo)準(zhǔn)中的LDPC碼編碼器,并在FPGA上實(shí)現(xiàn)了前兩個(gè)標(biāo)準(zhǔn)的編碼芯片,實(shí)現(xiàn)了DMB-TH標(biāo)準(zhǔn)中0.4、0.6以及0.8三種碼率的復(fù)用。在研究CMMB標(biāo)準(zhǔn)中編碼器設(shè)計(jì)時(shí),提出一種改進(jìn)的LU分解算法,該分解方式適合任意的H矩陣,具有一定的廣泛性。測(cè)試結(jié)果表明,芯片邏輯功能完全正確,速度和資源消耗均達(dá)到了標(biāo)準(zhǔn)的要求,具有一定的商用價(jià)值。

    標(biāo)簽: LDPC FPGA 數(shù)字電視

    上傳時(shí)間: 2013-07-07

    上傳用戶:327000306

  • WCDMA數(shù)字直放站中數(shù)字預(yù)失真研究及其FPGA實(shí)現(xiàn).rar

    現(xiàn)代社會(huì)對(duì)各種無(wú)線通信業(yè)務(wù)的需求迅猛增長(zhǎng),這就要求無(wú)線通信在具有較高傳輸質(zhì)量的同時(shí),還必須具有較大的傳輸容量。這種需求要求在無(wú)線通信中必須采用效率較高的線性調(diào)制方式,以提高有限頻帶帶寬的數(shù)據(jù)速率和頻譜利用率,而效率較高的調(diào)制方式通常會(huì)對(duì)發(fā)端發(fā)射機(jī)的線性要求較高,這就使功率放大器線性化技術(shù)成為下一代無(wú)線通信系統(tǒng)的關(guān)鍵技術(shù)之一。 在本文中,研究了前人所提出的各種功放線性化技術(shù),如功率回退法、正負(fù)反饋法、預(yù)失真和非線性器件法等等,針對(duì)功率放大器對(duì)信號(hào)的失真放大問(wèn)題進(jìn)行研究,對(duì)比和研究了目前廣泛流行的自適應(yīng)數(shù)字預(yù)失真算法。在一般的自適應(yīng)數(shù)字預(yù)失真算法中,主要有兩類:無(wú)記憶非線性預(yù)失真和有記憶非線性預(yù)失真。無(wú)記憶非線性預(yù)失真主要是通過(guò)比較功率放大器的反饋信號(hào)和已知輸入信號(hào)的幅度和相位的誤差來(lái)估計(jì)預(yù)失真器的各種修正參數(shù)。而有記憶非線性預(yù)失真主要是綜合考慮功率放大器非線性和記憶性對(duì)信號(hào)的污染,需要同時(shí)分析信號(hào)的當(dāng)前狀態(tài)和歷史狀態(tài)。在對(duì)比完兩種數(shù)字預(yù)失真算法之后,文章著重分析了有記憶預(yù)失真算法,選擇了其中的多項(xiàng)式預(yù)失真算法進(jìn)行了具體分析推演,并通過(guò)軟件無(wú)線電的方法將數(shù)字信號(hào)處理與FPGA結(jié)合起來(lái),在內(nèi)嵌了System Generator軟件的Matlab/Simulink上對(duì)該算法進(jìn)行仿真分析,證明了這個(gè)算法的性能和有效性。 本文另外一個(gè)最重要的創(chuàng)新點(diǎn)在于,在FPGA設(shè)計(jì)上,使用了系統(tǒng)級(jí)設(shè)計(jì)的思路,與Xilinx公司提供的軟件能夠很好的配合,在完成仿真后能夠直接將代碼轉(zhuǎn)換成FPGA的網(wǎng)表文件或者硬件描述語(yǔ)言,大大簡(jiǎn)化了開(kāi)發(fā)過(guò)程,縮短了系統(tǒng)的開(kāi)發(fā)周期。

    標(biāo)簽: WCDMA FPGA 數(shù)字

    上傳時(shí)間: 2013-06-20

    上傳用戶:handless

主站蜘蛛池模板: 天峨县| 绥滨县| 阳山县| 新巴尔虎左旗| 新源县| 大石桥市| 卫辉市| 城步| 洛阳市| 云林县| 米泉市| 江门市| 夹江县| 赞皇县| 鄯善县| 天津市| 安国市| 江达县| 莱阳市| 二手房| 离岛区| 清远市| 涿州市| 内黄县| 沙坪坝区| 沂源县| 托里县| 巨鹿县| 高安市| 砚山县| 迁安市| 通辽市| 本溪市| 遵义市| 图木舒克市| 礼泉县| 龙里县| 潍坊市| 牙克石市| 清水县| 罗田县|