在硬件設(shè)計(jì)中，一般都要了解單片機(jī)和FPGA的接口，這是非常重要的，單片機(jī)與FPGA的接口講的非常清楚
標(biāo)簽： 硬件設(shè)計(jì)
上傳時(shí)間： 2013-08-23
上傳用戶：zuozuo1215
FPGA異步時(shí)鐘設(shè)計(jì)中的同步策略，需要
標(biāo)簽： FPGA 異步時(shí)鐘 策略
上傳用戶：540750247
FPGA中的冒險(xiǎn)現(xiàn)象,降低fpga的穩(wěn)定性和功耗
標(biāo)簽： FPGA fpga 穩(wěn)定性 功耗
上傳用戶：qq10538412
FPGA技術(shù)中，VHDL程序是很重要的一部分，這里收集了一些重要的典型模塊，可以參考。
標(biāo)簽： FPGA
上傳用戶：chendawei
基于Samsung2410平臺的PCMCIA中的DMA測試程序和Wait程序，還有經(jīng)編譯后的CPLD參數(shù)。
標(biāo)簽： Samsung PCMCIA 2410 Wait
上傳時(shí)間： 2013-08-24
上傳用戶：黃華強(qiáng)
nois中基于c的ddr等存儲器的checksum的實(shí)現(xiàn).
標(biāo)簽： checksum nois ddr 存儲器
上傳時(shí)間： 2013-08-26
上傳用戶：1966640071
在Proteus中建立虛擬實(shí)驗(yàn)室,并用Keil 調(diào)試
標(biāo)簽： Proteus 虛擬實(shí)驗(yàn)室
上傳用戶：15736969615
基于FPGA的DDS和周期合成技術(shù)在EIS中的應(yīng)用,caj格式
標(biāo)簽： FPGA DDS EIS caj
上傳用戶：lhll918
在文件夾YL2440_CPLD中有做好的CPLD工程,請用Xilinx ISE 6.2打開.
標(biāo)簽： CPLD 2440 YL 工程
上傳用戶：cainaifa
附件中資料時(shí)模擬時(shí)鐘方面的信息，可用單片機(jī)仿真軟件仿真。
標(biāo)簽： 附件 模擬 時(shí)鐘 方面
上傳用戶：marten
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
