我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-12
上傳用戶：han_zh
為實現對低功耗負載的微波供電，設計了應用于2.45 GHz的微帶整流天線。在接收天線設計中，引入了光子晶體（PBG）結構，提高了接收天線的增益和方向性；在低通濾波器部分引入了缺陷地式（DGS）結構，以相對簡單的結構實現了2.8 GHz低通濾波器特性；最后通過ADS軟件設計得出了用于微帶傳輸線與整流二極管間的匹配電路。將接收天線、低通濾波器和整流電路三部分微帶電路進行整合，完成整流天線的設計。通過實驗測試，該整流天線的增益為4.29 dBi，最高整流效率為63%。通過引入光子晶體結構和缺陷地式結構，在保證整流天線增益和整流效率的基礎上，有效地減小了天線的尺寸，簡化了設計方法。
上傳時間： 2013-10-29
上傳用戶：cjf0304
根據橢圓波導中電磁波的傳播理論與耦合波理論，基于CST仿真軟件，采用了有限積分法設計出了高功率、寬帶寬、高效率的TE01模900過模橢圓彎波導。CST設計仿真表明在中心頻率在30.5 GHz處的傳輸效率為98.8%。傳輸效率在98%以上的帶寬大于2 GHz。
上傳時間： 2013-10-22
上傳用戶：ligi201200
片式NTC熱敏電阻器：1、基本知識 微觀結構及特征 NTC的種類及工作原理 NTC的電性參數 2、順絡熱敏電阻 溫度感知型NTC 功率型NTC 3、應用 NTC熱敏電阻器微觀結構 NTC熱敏電阻器是以錳、鈷、鎳和銅等金屬氧化物為主要材 料， 采用陶瓷工藝制造而成的。 陶瓷微觀結構呈現尖晶石結構。 在導電方式上完全類似鍺、硅等半導體材料。 當溫度低時，氧化物材料的載流子（電子和孔穴）數目少， 其電阻值較高； 隨著溫度的升高，載流子數目增加，其電阻值降低。
上傳時間： 2013-11-17
上傳用戶：松毓336
電子元器件 任何一個電子電路，都是由電子元器件組合而成。了解常用元器件的性能、型號規格、組成分類及識別方法，用簡單測試的方法判斷元器件的好壞，是選擇、使用電子元器件的基礎，是組裝、調試電子電路必須具備的技術技能。下面我們首先分別介紹電阻器、電容器、電感器、繼電器、晶體管、光電器件、集成電路等元器件的基本知識1 .電阻器電阻器在電路中起限流、分流、降壓、分壓、負載、匹配等作用。1.1電阻器的分類電阻器按其結構可分為三類，即固定電阻器、可變電阻器(電位器)和敏感電阻器。按組成材料的不同，又可分為炭膜電阻器、金屬膜電阻器、線繞電阻器、熱敏電阻器、壓敏電阻器等。常用電阻器的外形圖如圖1.1 1.2 電阻器的參數及標注方法電阻器的參數很多，通常考慮的有標稱阻值、額定功率和允許偏差等。（１）、標稱阻值和允許誤差 電阻器的標稱阻值是指電阻器上標出的名義阻值。而實際阻值與標稱阻值之間允許的最大偏差范圍叫做阻值允許偏差，一般用標稱阻值與實際阻值之差除以標稱阻值所得的百分數表示，又稱阻值誤差。普通電阻器阻值誤差分三個等級：允許誤差小于±5﹪的稱Ⅰ級，允許誤差小于±１０﹪的稱Ⅱ級，允許誤差小于±２０﹪的稱Ⅲ級。表示電阻器的阻值和誤差的方法有兩種：一是直標法，二是色標法。直標法是將電阻的阻值直接用數字標注在電阻上；色標法是用不同顏色的色環來表示電阻器的阻值和誤差，其規定如表1.1（a）和（b）。 用色標法表示電阻時，根據阻值的精密情況又分為兩種：一是普通型電阻，電阻體上有四條色環，前兩條表示數字，第三條表示倍乘，第四條表示誤差。二是精密型電阻，電阻體上有五條色環，前三條表示數字，第四條表示倍乘，第五條表示誤差。通用電阻器的標稱阻值系列如表1.2所示，任何電阻器的標稱阻值都應為表1.2所列數值乘以10nΩ，其中n為整數。（2）、電阻器的額定功率 電阻器的額定功率指電阻器在直流或交流電路中，長期連續工作所允許消耗的最大功率。常用的額定功率有1/8W、1/4W、1/2W、1W、2W、5W、10W、25W等。電阻器的額定功率有兩種表示方法，一是2W以上的電阻，直接用阿拉伯數字標注在電阻體上，二是2W以下的炭膜或金屬膜電阻，可以根據其幾何尺寸判斷其額定功率的大小如表1.3。3 電阻器的簡單測試 電阻器的好壞可以用儀表測試，電阻器阻值的大小也可以用有關儀器、儀表測出,測試電阻值通常有兩種方法，一是直接測試法，另一種是間接測試法。（1）．直接測試法就是直接用歐姆表、電橋等儀器儀表測出電阻器阻值的方法。通常測試小于1Ω的小電阻時可用單臂電橋，測試1Ω到1MΩ電阻時可用電橋或歐姆表（或萬用表），而測試1MΩ以上大電阻時應使用兆歐表。
上傳時間： 2013-10-26
上傳用戶：windwolf2000
本技術文章將介紹如何運用 NI LabVIEW FPGA 來設計並客製化個人的 RF 儀器，同時探索軟體設計儀器可為測試系統所提供的優勢。
上傳時間： 2013-11-24
上傳用戶：toyoad
10種軟件濾波方法的示例程序 假定從8位AD中讀取數據（如果是更高位的AD可定義數據類型為int),子程序為get_ad(); 1、限副濾波 /* A值可根據實際情況調整 value為有效值，new_value為當前采樣值 濾波程序返回有效的實際值 */ #define A 10 char value; char filter() { char new_value; new_value = get_ad(); if ( ( new_value - value > A ) || ( value - new_value > A ) return value; return new_value; }
上傳時間： 2013-11-11
上傳用戶：gxf2016
根據目前印制電路板制造技術的發展趨勢，印制電路板的制造難度越來越高，品質要求也越來越嚴格。為確保印制電路板的高質量和高穩定性，實現全面質量管理和環境控制，必須充分了解印制電路板制造技術的特性，但印制電路板制造技術是綜合性的技術結晶，它涉及到物理、化學、光學、光化學、高分子、流體力學、化學動力學等諸多方面的基礎知識，如材料的結構、成份和性能：工藝裝備的精度、穩定性、效率、加工質量；工藝方法的可行性；檢測手段的精度與高可靠性及環境中的溫度、濕度、潔凈度等問題。這些問題都會直接和間接地影響到印制電路板的品質。由于涉及到的方面與問題比較多，就很容易產生形形色色的質量缺陷。為確保“預防為主，解決問題為輔”的原則的貫徹執行，必須認真地了解各工序最容易出現及產生的質量問題，快速地采取工藝措施加以排除，確保生產能順利地進行。為此，特收集、匯總和整理有關這方面的材料，編輯這本《印制電路板故障排除手冊》供同行參考。
上傳時間： 2013-11-13
上傳用戶：yiwen213
我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-21
上傳用戶：jjq719719
PCB布線對PCB的電磁兼容性影響很大，為了使PCB上的電路正常工作，應根據本文所述的約束條件來優化布線以及元器件/接頭和某些IC所用去耦電路的布局PCB材料的選擇通過合理選擇PCB的材料和印刷線路的布線路徑，可以做出對其它線路耦合低的傳輸線。當傳輸線導體間的距離d小于同其它相鄰導體間的距離時，就能做到更低的耦合，或者更小的串擾（見《電子工程專輯》2000 年第1 期"應用指南"）。設計之前，可根據下列條件選擇最經濟的PCB形式：對EMC的要求·印制板的密集程度·組裝與生產的能力·CAD 系統能力·設計成本·PCB的數量·電磁屏蔽的成本當采用非屏蔽外殼產品結構時，尤其要注意產品的整體成本/元器件封裝/管腳樣式、PCB形式、電磁場屏蔽、構造和組裝），在許多情況下，選好合適的PCB形式可以不必在塑膠外殼里加入金屬屏蔽盒。
上傳時間： 2015-01-02
上傳用戶：zchpr@163.com
<nav id="gquua"></nav> <nav id="gquua"></nav>