隨著計(jì)算機(jī)運(yùn)算速度的提高和計(jì)算機(jī)網(wǎng)絡(luò)的發(fā)展，基于離散對數(shù)問題和大整數(shù)因子分解問題的數(shù)字簽名算法越來越不能滿足信息安全的需要。為了滿足信息安全的要求，安全性依賴于橢圓曲線離散對數(shù)困難問題(ECDLP)的橢圓曲線密碼體制是當(dāng)前密碼學(xué)界研究的熱點(diǎn)之一。現(xiàn)有的求解ECDLP的算法都是全指數(shù)時(shí)間復(fù)雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優(yōu)勢，使得采用專用集成電路來實(shí)現(xiàn)橢圓曲線密碼體制己成為主要趨勢。因此，本課題著眼于應(yīng)用，針對基于橢圓曲線數(shù)字簽名算法的FPGA實(shí)現(xiàn)進(jìn)行了較為深入的探討與研究。 本課題從實(shí)際應(yīng)用的需要出發(fā)，以初等數(shù)論、有限域理論、數(shù)字簽名技術(shù)和橢圓曲線理論為依據(jù)，確定了如下基于橢圓曲線數(shù)字簽名算法的硬件實(shí)現(xiàn)方案：首先，對實(shí)現(xiàn)基于橢圓曲線數(shù)字簽名算法所需的算法和技術(shù)進(jìn)行了剖析和系統(tǒng)設(shè)計(jì)。然后，按照層次化、模塊化的設(shè)計(jì)思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述語言VHDL作為設(shè)計(jì)輸入，對各運(yùn)算器和控制模塊進(jìn)行電路設(shè)計(jì)；采用Menter公司的ModelSim SE 6.2b工具對之進(jìn)行功能仿真，以保證底層設(shè)計(jì)的正確性。最后，在確保每個(gè)模塊的設(shè)計(jì)正確的前提下，完成電路的總體設(shè)計(jì)，再進(jìn)行總體設(shè)計(jì)的仿真與測試。 本課題對Schnorr數(shù)字簽名算法的改進(jìn)，實(shí)現(xiàn)了比未改進(jìn)前的Schnorr數(shù)字簽名算法平均節(jié)省三分之一的運(yùn)行時(shí)間。對基于橢圓曲線數(shù)字簽名算法的設(shè)計(jì)也獲得了良好的指標(biāo)：產(chǎn)生簽名只需要1ms多的時(shí)間，驗(yàn)證簽名也需要不到3ms。本課題的研究對實(shí)現(xiàn)電子交易安全方面有重要的作用，尤其是在密鑰分配、電子貨幣、電子證券、電子商務(wù)和電子政務(wù)等領(lǐng)域都有重要的應(yīng)用價(jià)值，其成果具有廣泛的應(yīng)用前景。
標(biāo)簽： 橢圓曲線 密碼體制 數(shù)字簽名算法
上傳時(shí)間： 2013-04-24
上傳用戶：獨(dú)孤求源
把單片機(jī)說成是電子信息類專業(yè)最重要的一門課程一點(diǎn)也不為過，你在街上看到的廣告彩燈、煙花表演、紅綠燈、自動(dòng)開關(guān)門這些都可以用單片機(jī)實(shí)現(xiàn)
上傳時(shí)間： 2013-08-02
上傳用戶：christopher
在過去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達(dá)到1000萬等效門、速度可達(dá)到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時(shí)鐘的分布質(zhì)量就變得越來越重要。時(shí)鐘延時(shí)和時(shí)鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時(shí)鐘延時(shí)問題主要使用時(shí)鐘延時(shí)補(bǔ)償電路。 為了消除FPGA芯片內(nèi)的時(shí)鐘延時(shí)，減小時(shí)鐘偏差，本文設(shè)計(jì)了內(nèi)置于FPGA芯片中的延遲鎖相環(huán)，采用一種全數(shù)字的電路結(jié)構(gòu)，將傳統(tǒng)DLL中的用模擬方式實(shí)現(xiàn)的環(huán)路濾波器和壓控延遲鏈改進(jìn)為數(shù)字方式實(shí)現(xiàn)的時(shí)鐘延遲測量電路，和延時(shí)補(bǔ)償調(diào)整電路，配合特定的控制邏輯電路，完成時(shí)鐘延時(shí)補(bǔ)償。在輸入時(shí)鐘頻率不變的情況下，只需一次調(diào)節(jié)過程即可完成輸入輸出時(shí)鐘的同步，鎖定時(shí)間較短，噪聲不會(huì)積累，抗干擾性好。 在Smic0.18um工藝下，設(shè)計(jì)出的時(shí)鐘延時(shí)補(bǔ)償電路工作頻率范圍從25MHz到300MHz，最大抖動(dòng)時(shí)間為35ps，鎖定時(shí)間為13個(gè)輸入時(shí)鐘周期。另外，完成了時(shí)鐘相移電路的設(shè)計(jì)，實(shí)現(xiàn)可編程相移，為用戶提供與輸入時(shí)鐘同頻的相位差為90度，180度，270度的相移時(shí)鐘；時(shí)鐘占空比調(diào)節(jié)電路的設(shè)計(jì)，實(shí)現(xiàn)可編程占空比，可以提供占空比為50/50的時(shí)鐘信號(hào)；時(shí)鐘分頻電路的設(shè)計(jì)，實(shí)現(xiàn)頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時(shí)鐘。
標(biāo)簽： FPGA 應(yīng)用于 全數(shù)字 鎖相環(huán)
上傳時(shí)間： 2013-07-06
上傳用戶：LouieWu
隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展，信息的安全性越來越受到人們的重視。敏感信息的電子化在使用戶得到便利的同時(shí)，數(shù)據(jù)、資源免泄漏也成為了人們必須注意的一個(gè)大隱患。在這個(gè)信息全球化的時(shí)代，病毒、黑客、電子竊聽欺騙、網(wǎng)絡(luò)攻擊都是人們所必須面對的重大問題。出于這種需要，加密自然吸引了人們的注意力，而傳統(tǒng)的軟件加密技術(shù)已經(jīng)越來越不能滿足信息安全對運(yùn)算速度和系統(tǒng)安全性的需求，硬件設(shè)施的開發(fā)顯示出其重要性，硬件加密模塊的地位也越來越重要。但其安全性仍存在著一定的問題，對安全性研究仍是不可放松的一個(gè)重要問題。 本文介紹了目前幾種流行加密算法及標(biāo)準(zhǔn)，并對典型的公鑰密碼標(biāo)準(zhǔn)RSA進(jìn)一步說明。RSA算法可以進(jìn)行數(shù)字簽名、數(shù)據(jù)加/解密，將其應(yīng)用于數(shù)據(jù)安全領(lǐng)域具有很大的意義。針對于目前硬件加解密相對于軟件加解密的種種優(yōu)勢，論文重點(diǎn)研究RSA算法的基于硬件FPGA的設(shè)計(jì)實(shí)現(xiàn)方案。FPGA是近幾年的超大規(guī)模集成電路設(shè)計(jì)的焦點(diǎn)，其速度及成本等都占有一定的優(yōu)勢。對RSA算法的FPGA設(shè)計(jì)，論文主要研究兩方面的內(nèi)容：密鑰生成部分中的素?cái)?shù)檢測問題和加/解密算法中關(guān)鍵瓶頸--大數(shù)模乘及模冪運(yùn)算。并進(jìn)行了軟硬件的仿真、驗(yàn)證與測試。論文對RSA設(shè)計(jì)模塊的可應(yīng)用領(lǐng)域之一--智能卡及其安全性做了簡單的介紹，并對論文所研究實(shí)現(xiàn)的模塊在其中的應(yīng)用進(jìn)行了說明，從而體現(xiàn)了其實(shí)際應(yīng)用價(jià)值。
上傳時(shí)間： 2013-07-06
上傳用戶：juyuantwo
信號(hào)與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來,FPGA正處于革命性數(shù)字信號(hào)處理的前沿。基于FPGA的設(shè)計(jì)可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步降低、開發(fā)時(shí)間也大大縮短等優(yōu)點(diǎn)。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時(shí),配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計(jì)中具有極其重要的價(jià)值,這也給用于可編程邏輯器件編程的配置接口電路和實(shí)驗(yàn)開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實(shí)驗(yàn)開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時(shí)序進(jìn)行測試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實(shí)驗(yàn)電路的完整軟硬件設(shè)計(jì)及功能時(shí)序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測試與驗(yàn)證,實(shí)現(xiàn)了對Altera系列PLD的配置功能及實(shí)驗(yàn)開發(fā)板的功能。 本文討論的USB下載接口電路被驗(yàn)證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機(jī)端另行設(shè)計(jì)通信軟件,其兼容性較現(xiàn)有設(shè)計(jì)有所提高。由于PLD(Programmable Logic Device)廠商對其知識(shí)產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時(shí)也加大了自行對其進(jìn)行開發(fā)設(shè)計(jì)的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計(jì)的基于USB下載接口電路及FPGA實(shí)驗(yàn)開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設(shè)計(jì)的USB配置接口電路及FPGA實(shí)驗(yàn)開發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競爭力。
標(biāo)簽： 實(shí)驗(yàn) 評估板
上傳時(shí)間： 2013-06-07
上傳用戶：2525775
超聲檢測(UT)是一種常用的無損檢測方法，在無損檢測領(lǐng)域占據(jù)著極其重要的地位。盡管國內(nèi)已經(jīng)出現(xiàn)了一些超聲檢測的儀器，但是大部分價(jià)格比較昂貴，而且系統(tǒng)的開放程度不足，不利于實(shí)驗(yàn)或檢測人員進(jìn)行維修或者擴(kuò)展。因此，開發(fā)...
上傳時(shí)間： 2013-06-10
上傳用戶：大三三
FPGA布局算法和軟件位于工藝映射和布線之間，是一個(gè)承上啟下的階段，對最終的布通率和時(shí)序都有著重要的影響。 本論文的工作之一便是研究旨在提高布通率的布局算法。在研究了國內(nèi)外裝箱和布局算法的基礎(chǔ)上，本文提出了一種新的結(jié)合了裝箱的布局算法框架，并稱之為"低溫交替改善的"布局算法。其基本思想是，在模擬退火的低溫階段交替的優(yōu)化裝箱和布局。本文給了基于學(xué)術(shù)界標(biāo)準(zhǔn)布局布線軟件VPR的一個(gè)軟件實(shí)現(xiàn)，并且提出了低溫的判定條件以及一種新的選擇待交換邏輯單元的方法。采用三種不同的裝箱算法作為布局輸入，基于VPR的低溫交替改善的布局算法實(shí)現(xiàn)，在布通率上，比VPR分別提高了21.3％、15.5％、10.7％。而帶來的平均額外時(shí)間開銷不到20％。 FPGA布局軟件實(shí)現(xiàn)對整個(gè)FPGA CAD流程的運(yùn)行效率，算法的可擴(kuò)展性也有著不可忽視的影響。現(xiàn)代FPGA有著多樣而復(fù)雜的邏輯和布線資源。而學(xué)術(shù)界的布局軟件'VPR所面向的FPGA卻只能處理十分簡單的FPGA結(jié)構(gòu)，對于宏、總線、多時(shí)鐘等實(shí)際應(yīng)用中很重要的部分都沒有考慮。本文提出了"邏輯單元層"的概念，用具有特定幾何結(jié)構(gòu)的邏輯單元層來統(tǒng)一處理多種類型的邏輯資源。針對相對位置約束在現(xiàn)代FPGA布局軟件中的重要地位，我們提出了一種處理相對位置約束的方法。這些討論均已經(jīng)在面向Xilinx SpartanⅡ芯片布局的原型系統(tǒng)中得到了實(shí)現(xiàn)，初步證實(shí)了這些方法的可擴(kuò)展性和實(shí)用性。
標(biāo)簽： FPGA 布局 算法研究 軟件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-21
上傳用戶：ezgame
FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，F(xiàn)PGA的出現(xiàn)使得ASIC(Application Specific Integrated Circuits)產(chǎn)品的上市周期大大縮短，并且節(jié)省了大量的開發(fā)成本。目前FPGA的功能越來越強(qiáng)大，滿足了目前集成電路發(fā)展的新需求，但是其結(jié)構(gòu)同益復(fù)雜，規(guī)模也越來越大，內(nèi)部資源的種類也R益豐富，但同時(shí)也給測試帶來了困難，F(xiàn)PGA的發(fā)展對測試的要求越來越高，對FPGA測試的研究也就顯得異常重要。 本文的主要工作是提出一種開關(guān)盒布線資源的可測性設(shè)計(jì)，通過在FPGA內(nèi)部加入一條移位寄存器鏈對開關(guān)盒進(jìn)行配置編程，使得開關(guān)盒布線資源測試時(shí)間和測試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對FPGA芯片的使用不會(huì)造成任何影響，這種方案采用了小規(guī)模電路進(jìn)行了驗(yàn)證，取得了很好的結(jié)果，是一種可行的測試方案。 本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發(fā)的FPGA芯片F(xiàn)DP250K的邏輯資源進(jìn)行了嚴(yán)格、充分的測試，從FPGA最小的邏輯單元LC開始，首先得到一個(gè)LC的測試配置，再結(jié)合SLICE內(nèi)部兩個(gè)LC的連接關(guān)系得到一個(gè)SLICE邏輯單元的4種測試配置，并且采用陣列化的測試方案，同時(shí)測試芯片內(nèi)部所有的邏輯單元，使得FPGA內(nèi)部的邏輯資源得完全充分的測試，測試的故障覆蓋率可達(dá)100％，測試配置由配套編程工具產(chǎn)生，測試取得了完滿的結(jié)果。
上傳時(shí)間： 2013-06-29
上傳用戶：Thuan
單片機(jī)多功能調(diào)試助手一款集串口/USB/網(wǎng)絡(luò)調(diào)試、進(jìn)制轉(zhuǎn)換、字模與數(shù)碼管字型碼制作、常用校驗(yàn)值計(jì)算、UNICODE碼轉(zhuǎn)換、位圖輸出C文件等眾多功能于一身的綜合型調(diào)試軟件，最值得慶幸的是該軟件會(huì)一直保持更新，并支持在線升級功能，這樣大家手頭上的單片機(jī)多功能調(diào)試助手總是最新的！ 單片機(jī)多功能調(diào)試助手與其他調(diào)試軟件有什么優(yōu)勢： 1) 一直保持為單文件狀態(tài)，不會(huì)因?yàn)樾枰４媾渲眯畔⒍鴦?chuàng)建其他其他文件，所以該軟件非常容易攜帶。 2) 一直體貼著開發(fā)者，所有重要的配置在關(guān)閉該軟件時(shí)將會(huì)得到保存，重啟軟件后會(huì)重新導(dǎo)入以前的配置信息，免去重復(fù)選擇或填入數(shù)據(jù)的操作。 3) 集成了串口/USB/網(wǎng)絡(luò)調(diào)試功能，并在串口/USB/網(wǎng)絡(luò)調(diào)試的過程中，該軟件提供了監(jiān)視和多項(xiàng)發(fā)送功能。通過使用監(jiān)視端口的功能就可以清晰地分辨出發(fā)送與接收的數(shù)據(jù)的順序；通過使用多項(xiàng)發(fā)送功能就可以省去重復(fù)刪除或填寫待發(fā)送數(shù)據(jù)的步驟。 4) 在線升級功能是該軟件的最得意之處，理所當(dāng)然地也是開發(fā)者最倍受關(guān)注的功能。
標(biāo)簽： 單片機(jī) 多功能 調(diào)試助手
上傳時(shí)間： 2013-08-01
上傳用戶：gaojiao1999
軟件通信體系架構(gòu)(SCA)可以實(shí)現(xiàn)一個(gè)具有開放性、標(biāo)準(zhǔn)化、模塊化的通用軟件無線電平臺(tái)，從而使軟件無線電平臺(tái)的成本得到顯著降低，應(yīng)用靈活性得到極大增強(qiáng)。雖然SCA通過CORBA機(jī)制很好地解決了通用處理器設(shè)備波形組件的互連互通和可移植問題，但是這種機(jī)制不能很好地適用于FPGA這種專用處理器。隨著FPGA處理性能的不斷提升，它在SCA系統(tǒng)中的作用越來越突出。因此，如何在SCA系統(tǒng)中很好地集成FPGA波形，如何提高FPGA波形的可移植性就成為當(dāng)前軟件無線電研究領(lǐng)域中一個(gè)非常重要的研究課題。 論文首先通過對現(xiàn)有的旨在解決FPGA波形可移植性的協(xié)議和規(guī)范進(jìn)行了研究，深入分析了它們的優(yōu)缺點(diǎn)。接下來對MHAL規(guī)范、CP289協(xié)議、OCP接口規(guī)范中的方法加以融合和優(yōu)化，提出了新的FPGA可移植波形結(jié)構(gòu)。這個(gè)結(jié)構(gòu)既為FPGA波形設(shè)計(jì)了標(biāo)準(zhǔn)的通信接口，又實(shí)現(xiàn)了波形應(yīng)用的分離，同時(shí)還通過OCP接口實(shí)現(xiàn)了波形組件運(yùn)行環(huán)境的標(biāo)準(zhǔn)化，真正實(shí)現(xiàn)了波形的可移植。 其次，論文根據(jù)提出的波形結(jié)構(gòu)，結(jié)合CP289協(xié)議中的操作要求，在原本過于簡單的MHAL消息格式的基礎(chǔ)上進(jìn)行了細(xì)化，同時(shí)具體給出了MHAL消息封裝結(jié)構(gòu)和MHAL消息解析結(jié)構(gòu)的處理流程，實(shí)現(xiàn)了FPGA波形在SCA系統(tǒng)中的標(biāo)準(zhǔn)通信。論文通過對CP289協(xié)議的深入研究，結(jié)合實(shí)際工程應(yīng)用，提出了具體化的容器結(jié)構(gòu)，并進(jìn)一步進(jìn)行了容器中組件控制模塊、互連模塊和本地服務(wù)模塊的設(shè)計(jì)，實(shí)現(xiàn)了波形應(yīng)用的分離。論文以O(shè)CP規(guī)范為基礎(chǔ)，依據(jù)CP289協(xié)議中對組件接口的約束，設(shè)計(jì)了幾種典型的組件OCP接口，使得波形組件設(shè)計(jì)與系統(tǒng)實(shí)現(xiàn)相分離，并真正實(shí)現(xiàn)了波形運(yùn)行環(huán)境的標(biāo)準(zhǔn)化。 最后，論文根據(jù)所設(shè)計(jì)的波形結(jié)構(gòu)和組件接口設(shè)計(jì)了一個(gè)FPGA驗(yàn)證波形，通過波形的實(shí)現(xiàn)，證明FPGA波形組件可以像GPP波形組件一樣可加載、可裝配、可部署、可裝配，驗(yàn)證了論文所設(shè)計(jì)的FPGA波形是與SCA兼容的。另外，通過對波形組件移植試驗(yàn)，驗(yàn)證了所設(shè)計(jì)的波形結(jié)構(gòu)和組件接口能夠?yàn)椴ㄐ谓M件提供很好的可移植性。
上傳時(shí)間： 2013-04-24
上傳用戶：moonkoo7
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
