使用的同步串行三線SPI 接口，可以方便的連接采用SPI 通信協(xié)議的外圍或另一片AVR 單片機(jī)，實(shí)現(xiàn)在 短距離內(nèi)的高速同步通信。ATmega128 的SPI 采用硬件方式實(shí)現(xiàn)面向字節(jié)的全雙工3 線同步通信，支持主 機(jī)、從機(jī)和2 種不同極性的SPI 時(shí)序，通信速率有7 種選擇，主機(jī)方式的最高速率為1/2 系統(tǒng)時(shí)鐘，從機(jī)方式 最高速率為1/4 系統(tǒng)時(shí)鐘。
上傳時(shí)間： 2014-11-26
上傳用戶：rocwangdp
PDIUSBD12 是一款性價(jià)比很高的 USB 器件 它通常用作微控制器系統(tǒng)中實(shí)現(xiàn)與微控制器進(jìn)行通信的 速通用并行接口 它還支持本地的 DMA傳輸 這種實(shí)現(xiàn)USB接口的標(biāo)準(zhǔn)組件使得設(shè)計(jì)者可以在各種不同類型微控制器中選擇出最合適的微控制器 種靈活性減小了開(kāi)發(fā)的時(shí)間 風(fēng)險(xiǎn)以及費(fèi)用 通過(guò)使用已有的結(jié)構(gòu)和減少固件上的投資 從而用最快捷
標(biāo)簽： USB PDIUSBD DMA 微控制器
上傳時(shí)間： 2014-01-02
上傳用戶：黃華強(qiáng)
所有音樂(lè)都是由各個(gè)不同頻率的音階和其延續(xù)時(shí)間的長(zhǎng)短來(lái)實(shí)現(xiàn)的。不同的音樂(lè)是由各個(gè)音階按某種排列各自播放一定時(shí)間形成的，將各音樂(lè)音階和其延續(xù)時(shí)間存在數(shù)據(jù)段中，然后根據(jù)不同按鍵值選擇不同的音階和時(shí)間表，再使用計(jì)數(shù)器產(chǎn)生該音階頻率。而我們學(xué)過(guò)的有計(jì)數(shù)器可以產(chǎn)生各種頻率，所以我們主要采用計(jì)數(shù)器8253產(chǎn)生各音符，用8255并行接口來(lái)控制揚(yáng)聲器的開(kāi)關(guān)，達(dá)到播放音樂(lè)的功能。
上傳時(shí)間： 2013-12-28
上傳用戶：chenbhdt
在各種不同的網(wǎng)絡(luò)傳送協(xié)議上，為網(wǎng)絡(luò)編程提供一個(gè)大家都很熟悉的接口,需注意各種網(wǎng)絡(luò)協(xié)議的一些特征。本章將全面講述使用特定協(xié)議時(shí)應(yīng)該留意的一些特征，其中包括一些基本的網(wǎng)絡(luò)連接原理。另外，我們還將討論如何通過(guò)程序向 Wi n s o c k查詢協(xié)議信息，并探討針對(duì)一種具體協(xié)議創(chuàng)建套接字所需的基本步驟。
標(biāo)簽： 網(wǎng)絡(luò) 傳送 協(xié)議
上傳時(shí)間： 2017-06-05
上傳用戶：a673761058
Windows Driver Model(WDM)的根源可追溯到幾年前一種叫做Windows for Workgroups 3.10的操作系統(tǒng)。那時(shí)候我們努力地支持無(wú)數(shù)不同的SCSI控制器，我長(zhǎng)期地注意WindowsNT開(kāi)發(fā)組創(chuàng)建的小端口驅(qū)動(dòng)程序類型。不久就認(rèn)識(shí)到重新構(gòu)造必要的映象加載器(image loader)和小端口驅(qū)動(dòng)程序需要的執(zhí)行環(huán)境比把這些小端口驅(qū)動(dòng)程序重寫成某些VXD形式的驅(qū)動(dòng)程序并調(diào)試完畢所花費(fèi)的努力要少得多。 不幸的是,Windows from Workgroups 3.10已經(jīng)停止發(fā)行帶有SCSI小端口支持的版本,主要是由于象ASPI(高級(jí)SCSI編程接口)這樣的外圍問(wèn)題。然而，跨Windows和windows NT操作系統(tǒng)共享同樣的驅(qū)動(dòng)程序執(zhí)行映象的基礎(chǔ)是適當(dāng)?shù)牟⑶铱梢栽趙in95中見(jiàn)到，它(win95)可以與NT共享SCSI和NDIS小端口驅(qū)動(dòng)程序二進(jìn)制代碼。 共享驅(qū)動(dòng)程序模式的潛在意義是重大的。驅(qū)動(dòng)程序開(kāi)發(fā)人員感興趣的是支持雙平臺(tái)，共享驅(qū)動(dòng)模式能降低開(kāi)發(fā)和調(diào)試的一半開(kāi)消。對(duì)微軟來(lái)說(shuō)，共享模式意味著更容易地從win9x遷移到Windows2000或這個(gè)平臺(tái)的未來(lái)版本。對(duì)最終用戶來(lái)說(shuō)，大量不同種類的穩(wěn)定驅(qū)動(dòng)程序可以在這個(gè)家族中的所有成員之間通用。
標(biāo)簽： Windows Workgroups Driver Model
上傳時(shí)間： 2013-12-21
上傳用戶：ddddddos
隨著圖像分辨率的越來(lái)越高，軟件實(shí)現(xiàn)的圖像處理無(wú)法滿足實(shí)時(shí)性的需求；同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門領(lǐng)域。 本文在FPGA平臺(tái)上，用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計(jì)算單元，存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口，不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略，通過(guò)性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高；通過(guò)結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。 整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開(kāi)發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。
上傳時(shí)間： 2013-07-29
上傳用戶：愛(ài)順不順
隨著信息技術(shù)的發(fā)展，數(shù)字信號(hào)的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來(lái)越廣泛的應(yīng)用，這些應(yīng)用中對(duì)數(shù)字信號(hào)的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號(hào)傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開(kāi)放性、軟件兼容性等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點(diǎn)，常常需要專用的接口芯片作為橋接，為了解決這一系列問(wèn)題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實(shí)現(xiàn)方案，支持PCI突發(fā)訪問(wèn)方式，突發(fā)長(zhǎng)度為8至128個(gè)雙字長(zhǎng)度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個(gè)邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個(gè)功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計(jì)了內(nèi)部控制邏輯，并進(jìn)行了相關(guān)的時(shí)序仿真和邏輯驗(yàn)證，硬件需要軟件的配合才能實(shí)現(xiàn)其功能，因此設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)是一個(gè)重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動(dòng)模式的組成、開(kāi)發(fā)設(shè)備驅(qū)動(dòng)程序的工具以及開(kāi)發(fā)系統(tǒng)實(shí)際硬件的設(shè)備驅(qū)動(dòng)程序時(shí)的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對(duì)PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計(jì)。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實(shí)現(xiàn)。
上傳時(shí)間： 2013-07-24
上傳用戶：ca05991270
PCF8583的工作原理及在單片機(jī)接口中的實(shí)現(xiàn):時(shí)鐘/日歷芯片PCF8583是一種實(shí)時(shí)時(shí)鐘集成電路，硬件方面介紹了PCF8583的結(jié)構(gòu)、功能廈工作原理；軟件方面，因?yàn)镻CF8583是通過(guò)I C總線方式
標(biāo)簽： 8583 PCF 工作原理 單片機(jī)接口
上傳時(shí)間： 2013-06-10
上傳用戶：asdfasdfd
隨著科學(xué)技術(shù)的飛速發(fā)展，各科學(xué)領(lǐng)域?qū)y(cè)試技術(shù)提出了越來(lái)越高的要求。調(diào)速器試驗(yàn)臺(tái)是調(diào)試、校驗(yàn)調(diào)速器性能的一種試驗(yàn)工具，是船舶修造廠、尤其調(diào)速器修造專業(yè)廠必須具有的試驗(yàn)設(shè)備。基于ARM嵌入式平臺(tái)和uC/OS-II實(shí)時(shí)操作系統(tǒng)的嵌入式控制調(diào)速器試驗(yàn)臺(tái)是基于國(guó)內(nèi)外調(diào)速器測(cè)試技術(shù)的發(fā)展趨勢(shì)和工作的實(shí)際要求。本調(diào)速試驗(yàn)臺(tái)充分利用了嵌入式單片機(jī)技術(shù)和傳感器技術(shù)，通過(guò)采用多種傳感器采集系統(tǒng)所需要的數(shù)據(jù)，例如直流電機(jī)的轉(zhuǎn)速、調(diào)速器的齒條位移等等，經(jīng)過(guò)單片機(jī)系統(tǒng)處理并輸出結(jié)果來(lái)實(shí)現(xiàn)調(diào)速器試驗(yàn)臺(tái)的功能，并運(yùn)用新型的全彩液晶顯示屏將各種試驗(yàn)數(shù)據(jù)顯示出來(lái)。 本文主要是針對(duì)調(diào)速試驗(yàn)臺(tái)控制系統(tǒng)的研究，在分析了嵌入式軟硬件可實(shí)現(xiàn)模塊化設(shè)計(jì)的基礎(chǔ)上，借鑒了“開(kāi)發(fā)平臺(tái)”的設(shè)計(jì)思想，首先，在ARM嵌入式最小系統(tǒng)的基礎(chǔ)上架構(gòu)通用的硬件平臺(tái)，對(duì)測(cè)控平臺(tái)的硬件結(jié)構(gòu)進(jìn)行設(shè)計(jì)，特別是對(duì)于關(guān)鍵的接口電路進(jìn)行了比較深入的研究，針對(duì)不同的應(yīng)用，集成了多種接口電路。其次，在實(shí)現(xiàn)嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)uC/OS-II在ARM上可移植的基礎(chǔ)上，架構(gòu)了通用的軟件平臺(tái)，對(duì)接口電路驅(qū)動(dòng)程序進(jìn)行模塊化設(shè)計(jì)。最后，研究了基于參數(shù)實(shí)時(shí)可變型的一種新型的PID控制算法，并將此PID算法作為調(diào)速試驗(yàn)臺(tái)的控制算法。 通過(guò)對(duì)本系統(tǒng)的研究開(kāi)發(fā)，提高了調(diào)速器試驗(yàn)臺(tái)的測(cè)試精度，也使性能更加穩(wěn)定可靠，實(shí)現(xiàn)了整個(gè)測(cè)試過(guò)程的自動(dòng)化，從而減輕了試驗(yàn)人員的勞動(dòng)強(qiáng)度，提高了工作效率，降低了試驗(yàn)成本，也同時(shí)消除了安全隱患，因此對(duì)本課題的研究具有較大的現(xiàn)實(shí)意義。
標(biāo)簽： ARM COS 調(diào)速器 試驗(yàn)臺(tái)
上傳時(shí)間： 2013-07-20
上傳用戶：ggwz258
電臺(tái)廣播在我們的社會(huì)生活中占有重要的地位。隨著我國(guó)廣播事業(yè)的發(fā)展，對(duì)我國(guó)廣播業(yè)開(kāi)發(fā)技術(shù)、信號(hào)的傳輸質(zhì)量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現(xiàn)有技術(shù)，以滿足人民群眾日益增長(zhǎng)的需求。 本論文主要分析了現(xiàn)行廣播發(fā)射臺(tái)的數(shù)字廣播激勵(lì)器輸入接口的不足之處，根據(jù)歐洲ETS300799標(biāo)準(zhǔn)，實(shí)現(xiàn)了一種激勵(lì)器輸入接口的解決方案，這種方案將復(fù)接器送來(lái)的ETI(NA,G704)格式的碼流轉(zhuǎn)換成符合ETS300799標(biāo)準(zhǔn)ETI(NI)的標(biāo)準(zhǔn)碼流，并送往后面的信道編碼器。ETI(NA,G704)格式與現(xiàn)行的ETI(NI,G703)格式相比，主要加入了交織和RS糾錯(cuò)編碼，使得信號(hào)抗干擾能力大大加強(qiáng)，提高了節(jié)目從演播室到發(fā)射臺(tái)的傳輸質(zhì)量，特別是實(shí)時(shí)直播節(jié)目要求信號(hào)質(zhì)量比較好時(shí)具有更大的作用。 本論文利用校驗(yàn)位為奇數(shù)個(gè)的RS碼，對(duì)可檢不可糾的錯(cuò)誤發(fā)出報(bào)警信號(hào)，通過(guò)其它方法替代原有信號(hào)，對(duì)音質(zhì)影響不大，節(jié)省了糾正這個(gè)錯(cuò)誤的資源和開(kāi)發(fā)成本。 同時(shí)，我們采用FPGA硬件開(kāi)發(fā)平臺(tái)和VHDL硬件描述語(yǔ)言編寫代碼實(shí)現(xiàn)硬件功能，而不采用專用芯片實(shí)現(xiàn)功能，使得修改電路和升級(jí)變得異常方便，大大提高了開(kāi)發(fā)產(chǎn)品的效率，降低了成本。 經(jīng)過(guò)軟件仿真和硬件驗(yàn)證，本系統(tǒng)已經(jīng)基本實(shí)現(xiàn)了預(yù)想的功能，擴(kuò)展性較好，硬件資源開(kāi)銷較小，具有實(shí)用價(jià)值。
上傳時(shí)間： 2013-07-15
上傳用戶：afeiafei309
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
