win7下如何添加PCB封裝庫(kù)
上傳時(shí)間： 2015-01-01
上傳用戶：love1314
FPGA開發(fā)攻略下
標(biāo)簽： FPGA
上傳時(shí)間： 2013-11-15
上傳用戶：18602424091
WIN7操作系統(tǒng)下,protel99se添加元件庫(kù)的操作方法
上傳時(shí)間： 2013-10-12
上傳用戶：s藍(lán)莓汁
這是蘭吉昌編寫的《Cadence完全自學(xué)手冊(cè)》的電子版，分上，中，下三冊(cè)，每?jī)?cè)17M左右，較大，資料相當(dāng)全哦！
標(biāo)簽： Cadence 學(xué)習(xí)手冊(cè)
上傳時(shí)間： 2013-10-25
上傳用戶：小楓殘?jiān)?/p>
研究了一種采用FPGA將高清數(shù)字電視信號(hào)轉(zhuǎn)換為標(biāo)清數(shù)字電視信號(hào)的方法,利用重采樣等技術(shù)降低了圖像中每行的有效像素和垂直行,完成了HD-SDI到SD-SDI的下變換。設(shè)計(jì)實(shí)現(xiàn)簡(jiǎn)單,目前已運(yùn)用于實(shí)際工程當(dāng)中。
上傳時(shí)間： 2013-10-23
上傳用戶：mikesering
針對(duì)固定碼長(zhǎng)Turbo碼適應(yīng)性差的缺點(diǎn)，以LTE為應(yīng)用背景，提出了一種幀長(zhǎng)可配置的Turbo編譯碼器的FPGA實(shí)現(xiàn)方案。該設(shè)計(jì)可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長(zhǎng)，平衡譯碼性能和系統(tǒng)時(shí)延。方案采用“自頂向下”的設(shè)計(jì)思想和“自底而上”的實(shí)現(xiàn)方法，對(duì) Turbo編譯碼系統(tǒng)模塊化設(shè)計(jì)后優(yōu)化統(tǒng)一，經(jīng)時(shí)序仿真驗(yàn)證后下載配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。測(cè)試結(jié)果表明，系統(tǒng)運(yùn)行穩(wěn)健可靠，并具有良好的移植性；集成化一體設(shè)計(jì)，為L(zhǎng)TE標(biāo)準(zhǔn)下Turbo碼 ASIC的開發(fā)提供了參考。
標(biāo)簽： Turbo LTE 標(biāo)準(zhǔn) 編譯碼器
上傳時(shí)間： 2013-10-08
上傳用戶：回電話#
基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)了一個(gè)適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器（VB-DDC）。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn)，實(shí)現(xiàn)了對(duì)輸入中頻信號(hào)的高效高速處理，同時(shí)可以在較大范圍內(nèi)對(duì)信號(hào)處理帶寬靈活配置。硬件調(diào)試結(jié)果驗(yàn)證了本設(shè)計(jì)的有效性。
標(biāo)簽： FPGA 寬帶數(shù)字 接收機(jī) 帶寬
上傳時(shí)間： 2013-10-13
上傳用戶：haiya2000
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
基于分析因俯仰角、滾轉(zhuǎn)角、偏航角等無(wú)人機(jī)姿態(tài)角變化對(duì)下視景象余輝處理圖產(chǎn)生的影響，在構(gòu)建下視景象成像幾何畸變數(shù)學(xué)模型的基礎(chǔ)上，本文闡述了一種下視景像姿態(tài)畸變的余輝處理的模擬仿真方法，以獲得規(guī)律性變化的余輝線段。通過(guò)對(duì)隨機(jī)亮點(diǎn)圖進(jìn)行不同姿態(tài)角的余輝仿真，得到余輝仿真圖。仿真實(shí)驗(yàn)結(jié)果驗(yàn)證了該方法的正確性，不同無(wú)人機(jī)姿態(tài)的余輝仿真得到特征各異的余輝圖。
上傳時(shí)間： 2013-11-08
上傳用戶：shanml
松下FP系列FP程手冊(cè)
上傳時(shí)間： 2015-01-02
上傳用戶：3294322651
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
